Método, sistema y encaminador de evitación de bloqueos en una red de interconexión
Franco Puntes, Daniel (Universitat Autònoma de Barcelona. Departament d'Arquitectura de Computadors i Sistemes Operatius)
Lugones, Diego Fernando (Universitat Autònoma de Barcelona. Departament d'Arquitectura de Computadors i Sistemes Operatius)
Luque, Emilio (Universitat Autònoma de Barcelona. Departament d'Arquitectura de Computadors i Sistemes Operatius)
Zarza, Gonzalo (Universitat Autònoma de Barcelona. Departament d'Arquitectura de Computadors i Sistemes Operatius)
Universitat Autònoma de Barcelona

Publicació:	Madrid : Oficina Española de Patentes y Marcas, 2012
Descripció:	25 pag.
Resum:	Método, sistema y encaminador de evitación de bloqueos en una red de interconexión. El método comprende: a) detectar una situación propensa a un bloqueo; b) identificar un ciclo de encaminamiento involucrado en la situación propensa a un bloqueo detectada, mediante la realización de las siguientes sub-etapas por parte de un encaminador (r{sup,i}), mediante un mecanismo de búsqueda asíncrono intra-encaminador e inter-encaminadores que no requiere del uso de temporizadores:b1) componer y enviar un mensaje de identificación desde un búfer de entrada (a{sup,i}{sub,j}) del encaminador (r{sub,i}) a un búfer de salida (b{sup,h}{sub,k}) de otro encaminador (r{sup,h}); y b2) recibir el mensaje de identificación en el búfer de salida (b{sup,h}{sub,k}) asociado a dicho búfer de entrada (a{sup,i}{sub,j}) del encaminador (r{sup,i}) que lo compuso, tras su retransmisión por parte de cómo mínimo otro encaminador (r{sup,h}) desde un búfer de entrada (a{sup,i}{sub,j}) del mismo. El sistema y el encaminador están adaptados para implementar el método propuesto por la invención.
Drets:	Tots els drets reservats
Llengua:	Castellà
Document:	patent
Matèria:	Xarxes elèctriques ; Processament distribuït de dades ; Arquitectura d'ordinadors

25 p, 1.3 MB