000099251 001 __ 99251
000099251 003 __ES-BaUAB
000099251 005 __20141117222335.0
000099251 007 __cr |||||||||||
000099251 008 __110921s----    spca  |fsm||||0|| 0 spa|c
000099251 020 __ $a 9788469416297
000099251 024 8_ $9 driver $9 primocentral $9 tesisuab $a oai:ddd.uab.cat:99251
000099251 035 __ $a catuab-b1844593
000099251 035 __ $a (ES-BaCBU)b5143975x
000099251 035 __ $a oai:www.tdx.cat:10803/32186
000099251 041 __ $a spa
000099251 080 __ $a (043)
000099251 100 1_ $a Sorribes Gomis, Joan
000099251 245 10 $a Adaptación de la arquitectura en tiempo de ejecución $c memoria presentada por Joan Sorribes Gomis ... ; [dirección: Emilio Luque Fadón] $h [Recurs electrònic] /
000099251 260 __ $a Bellaterra: $b Universitat Autònoma de Barcelona, $c DL 2011
000099251 300 __ $a 1 recurs electrònic (198 p.)
000099251 500 __ $a Descripció del recurs: el 21 setembre 2011
000099251 502 __ $a Tesi doctoral - Universitat Universitat Autònoma de Barcelona, Facultat de Ciències, Departament d'Informàtica, 1987
000099251 520 __ $a La presente memoria describe el trabajo desarrollado en el diseño y evaluación de un coprocesador para la migración vertical dinámica en tiempo de ejecución, para sistemas microprogramados. Esta memoria ha sido estructurada en cuatro capítulos cuyos contenidos resumimos a continuación. CAPÍTULO 1. Se presenta una introducción sobre el tema de la migración vertical, primero desde su vertiente clásica de implementación "off-line", y más tarde desde el punto de vista on-line (en tiempo de ejecución). En este capítulo, se expone en líneas generales el trabajo que ha sido desarrollado, describiendo las características básicas de la estrategia presentada, la estructura del sistema y su modo de funcionamiento, así como su simulación y aplicación a un ejemplo concreto. CAPÍTULO 2. Este capítulo ha sido dedicado a la descripción detallada de la estructura del sistema, así como de su modo de funcionamiento, analizando cada una de las partes del coprocesador por separado, y su papel en el funcionamiento del mismo. El funcionamiento del sistema es analizado en las dos situaciones que se pueden presentar al ejecutar una introducción_ a- que deba realizarse su migración. b- que esta ya se encuentre migrada (versión en lenguaje intermedio o "J+1/2". Esto permite estudiar posteriormente los parámetros que influyen en la aceleración de la ejecución de un programa. CAPITULO 3. Se realiza un estudio comparativo de los métodos clássicos (off-line) con el método propuesto en este trabajo (on-line). El desarrollo de un programa simulador, para un sistema que incorpore el coprocesador para la migración vertical cen tiempo de ejecución, nos ha permitido analizar el comportamiento de dicho sistema y la incidencia de los parámetros fundamentales, tales como el tamaño de la Memoria de Interconexión, su participación, algoritmos de reemplazamiento, etc... Por último, a partir de los resultados obtenidos con el programa simulador, ha sido posible elaborar un modelo algorítmico que permite la evaluación de la ganancia que se puede obtener en un sistema con el coprocesador, para una configuración de parámetros dada y un programa determinado. CAPÍTULO 4. La estrategia de adaptación propuesta, coprocesador para migración en tiempo de ejecución, ha sido aplicada a un ejemplo concreto, el microprocesador "R6502". Inicialmente se ha procedido a su emulación del R6502 sobre una simulación de un sistema microprogramado, para posteriormente incluir el coprocesador propuesto y generar el intérprete del lenguaje intermedio definido.
000099251 540 __ $a ADVERTIMENT. L'accés als continguts d'aquesta tesi doctoral i la seva utilització ha de respectar els drets de la persona autora. Pot ser utilitzada per a consulta o estudi personal, així com en activitats o materials d'investigació i docència en els termes establerts a l'art. 32 del Text Refós de la Llei de Propietat Intel·lectual (RDL 1/1996). Per altres utilitzacions es requereix l'autorització prèvia i expressa de la persona autora. En qualsevol cas, en la utilització dels seus continguts caldrà indicar de forma clara el nom i cognoms de la persona autora i el títol de la tesi doctoral. No s'autoritza la seva reproducció o altres formes d'explotació efectuades amb finalitats de lucre ni la seva comunicació pública des d'un lloc aliè al servei TDX. Tampoc s'autoritza la presentació del seu contingut en una finestra o marc aliè a TDX (framing). Aquesta reserva de drets afecta tant als continguts de la tesi com als seus resums i índexs. $u http://www.europeana.eu/rights/rr-f/
000099251 546 __ $a Castellà.
000099251 650 04 $a Ordinadors $x Arquitectura
000099251 650 04 $a Microprogramació
000099251 655 _4 $a Tesis i dissertacions electròniques
000099251 655 _4 $a info:eu-repo/semantics/doctoralThesis
000099251 700 __ $a Luque, Emilio $e dir. $u Universitat Autònoma de Barcelona. Departament d'Arquitectura de Computadors i Sistemes Operatius
000099251 710 1_ $9 401 $a Universitat Autònoma de Barcelona $b Departament d'Informatica
000099251 730 0_ $a TDX
000099251 856 41 $3 Adreça alternativa $u http://hdl.handle.net/10803/32186
000099251 856 40 $p 270 $s 8200927 $u http://ddd.uab.cat/pub/tesis/2011/hdl_10803_32186/TJSG1de1.pdf
000099251 907 __ $a .b18445937 $b 22-09-11 $c 22-09-11
000099251 936 __ $a Lliure
000099251 940 __ $a UAB
000099251 980 __ $a TESIS $b UAB
000099251 998 __ $a adu $b 22-09-11 $c m $d q $e - $f spa $g spc $h 0 $i 0