Aquesta diferència de rapidesa fa que per a un millor aprofitament dels recursos de l'aparell s'introdueixin entre la Unitat Central i els controladors dels perifèrics unes memòries intermèdies conegudes per canals