

ASSIGNATURA: SIMULACIO I DECISIO
(DISSENY DE CI'S (ii))

CODI: 5919

PERIODICITAT:

HORES/SETMANA TEORIA:

HORES/SETMANA PROBLEMES:

HORES/SETMANA PRACTIQUES:

PROGRAMA

1^a part. Disseny d'un ASIC.

En aquesta part, que va d'octubre a febrer, l'alumne dissenya totalment un circuit integrat d'aplicació específica. El disseny es realitza usant un paquet CAD industrial basat en cel·les, i que pot variar d'un any per l'altre en funció de les disponibilitats.

L'objectiu és que l'alumne conegui totes les parts per les que passa (captura d'esquemes, simulació, layout, definició dels vectors de test,...) el disseny d'un C.I. "semi-custom".

2^a part. Test de circuits integrats.

L'objectiu és donar a conèixer la problemàtica del test dels C.I.'s i les tècniques de disseny per a la "testejabilitat". Les classes es desenvolupen, de forma convencional, de febrer a maig, segons el programa següent:

1. Introducció al test de C.I.'s.

Test de C.I.'s. Màquines de test. Problemàtica del test de circuits LSI i VLSI.

2. Definició dels vectors de test.

Nivells de representació. Models de fallades. Reducció del nombre de fallades. Generadors de vectors de test. Simuladors de fallades. Entorns de generació de vectors de test.

3. Disseny per a la testejabilitat (I).

Regles de disseny per a la testejabilitat. Mesures de testejabilitat. Tècniques "ad-hoc". Tècniques estructurades: "Scan-design".

4. Disseny per a la testejabilitat (II).

Test intern off-line i on-line. Anàlisi de signatures. BILBO.

5. Autotestejabilitat concurrent.

Circuits autotestejables. Seguretat davant de fal·lades. Circuits autoverificables. Codis. Comprovació autocomprovables. Circuits totalment autocomprovables.

BIBLIOGRAFIA

- (1) Logic testing and design for testability.
H. Fujiwara. MIT Press 1985.
(Generació automàtica de vectors de test. Mètodes de test intern. Simuladors de faltes.)
- (2) Design of testable logic circuits.
R.G. Bennets. Addison-Wesley 1984.
(Regles de disseny per a la testejabilitat. Disseny per a la testejabilitat. Tècniques de Scan-path. Mesures de testejabilitat.)
- (3) Error-detecting codes, self checking circuits and applications.
J. Wakerly. North-Holland 1978. (Clàssic)
(Autotestejabilitat i autocomprovabilitat. Codis.)
- (4) Integrating design and test: using CAD tools for ATE programming.
K.P. Parker. Computer Society Press of the IEEE 1987.
(Màquines de test.)
- (5) Fault tolerance and fault testable hardware design.
P.K. Lala.
(Autotestejabilitat i autocomprovabilitat.)