

DISEÑO DE CIRCUITOS INTEGRADOS I

Enginyeria Informàtica

Optativa : 6 crèdits (3+3)

Objetivos del curso:

El objetivo de este curso es introducir al alumno en el mundo del diseño de los ASICs (*Application Specific Integrated Circuits*), haciendo especial hincapié en los ASICs digitales. Se estudiará la metodología de diseño de los Cls, los diferentes estilos de diseño (*full-custom, standard-cells, gate-arrays, matrices de celdas programables, etc.*), las herramientas CAD (*Computer Aided Design*) disponibles, los encapsulados y, en general, la forma de encarar el diseño de un circuito integrado de complejidad media/alta. Se pretende que al finalizar el curso el alumno haya asimilado los siguientes conceptos básicos:

- (1) qué significan cada uno de los estilos de diseño,
- (2) qué son y cómo se manejan las librerías de celdas,
- (3) cuál es el flujo de acciones a seguir para diseñar un ASIC
- (4) cuales son las herramientas CAD de uso común, y
- (5) cuales son las bases del test de circuitos integrados digitales.

Semi-presencialidad:

Este curso se imparte en régimen de semi-presencialidad, a través de las facilidades que ofrece el Campus Virtual de la UAB. Para cada capítulo se ha diseñado un material específico que incluye texto, problemas/cuestiones a resolver, lecturas adicionales recomendadas y, en algún caso, trabajos prácticos a realizar. Los problemas y cuestiones se introducen en el *foro* de la asignatura, donde los alumnos las contestan y pueden consultar las respuestas de sus compañeros y del profesor. Cada semana el profesor define el trabajo a realizar durante la misma; como norma general se dejan 2 días para que los alumnos lean los apuntes y al tercer día se entran las cuestiones en el foro para su discusión. Los trabajos prácticos deben enviarse al profesor en las fechas previstas que se indican en la *agenda* del curso. Una vez corregidos el profesor podrá sugerir a cada alumno particularmente la realización de tareas adicionales dependiendo de la evaluación del trabajo presentado.

Prácticas:

Las prácticas se realizan en régimen de presencialidad total, en el Laboratorio de Microelectrónica de la Unidad. Consisten en el desarrollo completo de un ASIC de tamaño reducido, pasando por todas las fases de diseño del mismo. Las 10 horas de prácticas se reparten en 5 sesiones de 2 horas.

Forma de evaluación final de los alumnos:

Se evaluará (1) la presentación de ejercicios durante el desarrollo del curso (25% de la nota final), (2) las prácticas desarrolladas (25%) y (3) la nota obtenida en el examen final (50%). Es obligatorio tener aprobadas las prácticas para superar la asignatura.

Programa de la asignatura

1. **Conceptos básicos** : Introducción al curso y breve repaso de los transistores NMOS y PMOS.
2. **Tecnología Microelectrónica y el proceso CMOS** : Procesos tecnológicos básicos. El proceso CMOS. Reglas de Diseño. El transistor MOS y los parámetros tecnológicos.
3. **El inversor CMOS** : Estructura. Tiempos de respuesta. Márgenes de ruido. Consumo de potencia. Geometría (*layout*).
4. **Electrónica de las puertas lógicas y elementos de memoria** : Lógica regenerativa: Implementación de las puertas básicas (NAND, NOR, XOR, NXOR) en lógica CMOS-complementaria, pseudo-NMOS y lógicas dinámicas. Lógica no-regenerativa: Implementación de puertas de paso y multiplexores. Elementos de memoria: Implementación de flip-flop, latches y registros de desplazamiento. Estudio del problema de la metaestabilidad.
5. **Estilos de diseño y costes asociados** : Estilos de diseño clásicos: Full-custom, estándar-cells, gate-arrays. Concepto y ventajas y desventajas de cada uno de ellos. Costes asociados a cada estilo de diseño. Otros estilos de diseño: Cell-based, Sea-of-Gates, etc.
6. **Flujo de diseño** : Características específicas del diseño de circuitos integrados de aplicación específica (ASICs). Flujo de diseño, fabricación y test del ASIC. Introducción a los lenguajes de descripción hardware.
7. **Herramientas de ayuda al diseño de Cls** : Librerías de celdas: Librería de celdas básicas; celdas programables, pads de E/S, IPs. Herramientas de verificación dinámica (simuladores). Herramientas de síntesis. Herramientas de verificación estática
8. **Buenas prácticas de diseño** : Sincronización. Inicialización del circuito. Tri-states internos y buses. Velocidad del circuito. Consumo. PLAs y memorias
9. **Encapsulado (packaging)** : Materiales. Tipos de encapsulados (de inserción, de montaje superficial, DIL, LCCs, ...). El conexionado. Unión directa a substrato e híbridos.
10. **Introducción al test de Cls** : Conceptos básicos. Máquinas de test. Integración diseño-test.
11. **Generación de vectores de test** : Modelos de fallos. Reducción de fallos. Determinación de los vectores de test. Simuladores de fallos.
12. **Diseño para la Testabilidad** : Técnicas de scan-path.
13. **Built In Self Test** : BIST. El LFSR. La técnica BILBO.

Bibliografía:

- (1) El material del curso incluye unos apuntes completos de los temas del mismo
- (2) Weste, Eshragian. Principles of CMOS VLSI Design. Addison Wesley 1993.
- (3) Deschamps J.P. Diseño de Cls de Aplicación Específica. Paraninfo 1993.