

Diseño de Sistemas Integrados para Procesado Digital

Código: 42839
Créditos ECTS: 6

| Titulación | Tipo | Curso | Semestre |
|--|------|-------|----------|
| 4313797 Ingeniería de Telecomunicación / Telecommunication Engineering | OB | 1 | 2 |

La metodología docente y la evaluación propuestas en la guía pueden experimentar alguna modificación en función de las restricciones a la presencialidad que impongan las autoridades sanitarias.

Contacto

Nombre: Jordi Carrabina Bordoll
Correo electrónico: Jordi.Carrabina@uab.cat

Equipo docente

Lluís Antoni Teres Teres
Raimon Casanova
David Castells Rufas
Marc Codina Barbera

Uso de idiomas

Lengua vehicular mayoritaria: inglés (eng)

Prerequisitos

Es recomendable tener conocimientos de:

Diseño de Sistemas Electrónicos
Sistemas Digitales y Lenguajes de Descripción del Hardware
Sistemas Electrónicos y Aplicaciones
Arquitectura de Computadoras

Objetivos y contextualización

El objetivo principal del curso es el aprendizaje, comprensión y capacitación en el diseño de sistemas electrónicos para procesado digital con el foco en los sistemas embedded. Estos sistemas están centrados en los circuitos integrados (o SoC de Systems on a chip) que gestionan la capacidad de computación requerida y la comunicación (por protocolos cableados o inalámbricos). El estudio de estos sistemas se orientará a las arquitecturas de procesado digital usuales en la electrónica moderna: single-core (i.e. redes de sensores inalámbricos), multi-core (i.e. dispositivos multimedia) y many core (p.e. computación de altas prestaciones); y para los diferentes modelos de computación: flujo de datos y reactivos. Se utilizarán diferentes metodologías de diseño en función del nivel de abstracción (físico, lógico, arquitectural, sistema). Se introducirán los lenguajes de descripción de hardware (HDL) y los componentes virtuales (IPs). Para la implementación de los sistemas integrados digitales en el laboratorio se utilizarán placas con dispositivos reconfigurables FPGA.

Competencias

- Capacidad de razonamiento crítico y pensamiento sistemático, como medios para tener la oportunidad de ser originales en la generación, desarrollo y/o aplicación de ideas en un contexto de investigación o profesional.
- Capacidad de trabajar en equipos interdisciplinarios
- Capacidad para utilizar dispositivos lógicos programables, así como para diseñar sistemas electrónicos avanzados, tanto analógicos como digitales
- Conocimiento de los lenguajes de descripción hardware para circuitos de alta complejidad
- Mantener una actividad proactiva y dinámica respecto a la mejora continua
- Que los estudiantes sean capaces de integrar conocimientos y enfrentarse a la complejidad de formular juicios a partir de una información que, siendo incompleta o limitada, incluya reflexiones sobre las responsabilidades sociales y éticas vinculadas a la aplicación de sus conocimientos y juicios
- Que los estudiantes sepan aplicar los conocimientos adquiridos y su capacidad de resolución de problemas en entornos nuevos o poco conocidos dentro de contextos más amplios (o multidisciplinares) relacionados con su área de estudio
- Que los estudiantes sepan comunicar sus conclusiones y los conocimientos y razones últimas que las sustentan a públicos especializados y no especializados de un modo claro y sin ambigüedades

Resultados de aprendizaje

1. Capacidad de razonamiento crítico y pensamiento sistemático, como medios para tener la oportunidad de ser originales en la generación, desarrollo y/o aplicación de ideas en un contexto de investigación o profesional.
2. Capacidad de trabajar en equipos interdisciplinarios
3. Conocimiento de los lenguajes de descripción hardware para circuitos de alta complejidad.
4. Diseñar ASICs
5. Diseñar circuitos integrados a partir de lenguajes de descripción de hardware implementables mediante ASICs y/o FPGAs
6. Mantener una actividad proactiva y dinámica respecto a la mejora continua
7. Que los estudiantes sean capaces de integrar conocimientos y enfrentarse a la complejidad de formular juicios a partir de una información que, siendo incompleta o limitada, incluya reflexiones sobre las responsabilidades sociales y éticas vinculadas a la aplicación de sus conocimientos y juicios
8. Que los estudiantes sepan aplicar los conocimientos adquiridos y su capacidad de resolución de problemas en entornos nuevos o poco conocidos dentro de contextos más amplios (o multidisciplinares) relacionados con su área de estudio
9. Que los estudiantes sepan comunicar sus conclusiones y los conocimientos y razones últimas que las sustentan a públicos especializados y no especializados de un modo claro y sin ambigüedades
10. Utilizar dispositivos lógicos programables digitales.

Contenido

1. Introducción al Diseño de Sistemas Integrados para Procesado Digital
Conceptos fundamentales de los Sistemas Ciber-Físicos
Diseño Centrado en el Usuario
Especificaciones Funcionales y Requerimientos de Prestaciones
2. Diseño de Sistemas Integrados Digitales: Conceptos y Herramientas
Bibliotecas de celdas CMOS digitales y componentes FPGA
Herramientas EDA de back-end, PCBs y Printed Electronics
Plataformas Empotradas
3. Metodologías de diseño para Systems-on-a-Chip
Metodologías de Diseño ASIC y FPGA
Modelado, simulación y síntesis con HDL
Componentes Virtuales (IPs) y Patentes
4. Diseño a Nivel de Sistema
Modelos de Computación y Programación Avanzada

Metodología

El curso está principalmente guiado por las clases magistrales de los profesores de la asignatura que utilizarán intensivamente el material docente (presentaciones, documentos, enlaces y otros recursos) que estarán disponibles a través del campus virtual.

Se prevén 2 seminarios que se pueden ampliar en función de la actividad paralela durante curso, y que permitirán una mayor profundidad en temas específicos.

Las clases de laboratorio permitirán aplicar y experimentar los conceptos adquiridos sobre plataformas FPGA ampliamente utilizadas en la industria.

Se realizarán ejercicios individuales (con entregas en el campus virtual) de temas específicos y/o se seleccionará un artículo científico-tecnológico (según el interés de cada alumno) que le permitirá familiarizarse y evaluar el conocimiento disponible en publicaciones especializadas.

Opcionalmente, para alumnos con conocimientos previos en sistemas embebidos y/o VHDL y/o FPGA se propondrá la participación en competiciones internacionales de empresas de sistemas embebidos. La participación en la competición internacional substituirá las actividades de laboratorio.

Nota: se reservarán 15 minutos de una clase dentro del calendario establecido por el centro o por la titulación para que el alumnado rellene las encuestas de evaluación de la actuación del profesorado y de evaluación de la asignatura o módulo.

Actividades

| Título | Horas | ECTS | Resultados de aprendizaje |
|---|-------|------|----------------------------|
| Tipo: Dirigidas | | | |
| Clases Magistrales | 22 | 0,88 | 1, 3, 4, 5, 6, 7, 8, 10 |
| Seminarios Temáticos | 4 | 0,16 | 1, 4, 6, 7, 8, 9 |
| Sesiones de laboratorio | 15 | 0,6 | 1, 2, 3, 5, 6, 7, 8, 9, 10 |
| Tipo: Supervisadas | | | |
| Realización de Treballs Individuals Temáticos | 14 | 0,56 | 1, 6, 7, 8, 9 |
| Tipo: Autónomas | | | |
| Estudio | 69 | 2,76 | 1, 3, 4, 5, 6, 7, 8, 10 |
| Preparación y reporte de actividades de laboratorio | 20 | 0,8 | 1, 2, 3, 5, 7, 8, 10 |

Evaluación

La evaluación de los alumnos utilizará el modelo de evaluación continua y la nota final del curso se calcula mediante la ponderación de la tabla anterior que contiene:

- Un examen parcial y un examen final que contendrán conceptos teóricos y ejercicios. Es necesario obtener una evaluación superior a 3,5 (sobre 10) para eliminar la materia del examen parcial en el final.
- Trabajo individual correspondiente a ejercicios i/o la revisión crítica de un artículo científico-tecnológico
- Trabajo en equipo en el laboratorio, programado en 5 sesiones con la obligación de entregar los correspondientes informes (de forma individual). Es necesario obtener una evaluación superior a 5 (sobre 10) para aprobar el curso.
- La participación en una competición internacional de empresas de sistemas embebidos substituirá las actividades de laboratorio.

Una nota final ponderada no inferior al 50% es suficiente para superar el curso, siempre que se alcance una puntuación superior a un tercio de la gama en las 2 primeras actividades.

Para obtener MH será necesario que los alumnos tengan una calificación global superior a 8,5 con las limitaciones de la UAB (1MH / 10 alumnos). Como criterio de referencia, se asignan por orden descendente.

No se tolerará el plagio. Todos los estudiantes implicados en una actividad de plagio serán suspendidos automáticamente. Se asignará una nota final no superior al 30%.

Un estudiante que no haya conseguido una nota media ponderada suficiente suficiente, puede optar por solicitar actividades de reparación de la asignatura en las siguientes condiciones:

- el estudiante debe haber participado en las actividades de laboratorio y de aprendizaje basado en problemas
- el estudiante debe tener un promedio ponderado final superior al 30%, y
- el estudiante no debe haber fallado en ninguna actividad por culpa del plagio.

El estudiante recibirá una nota de "No Evaluable" en caso de que:

- el estudiante no haya podido ser evaluado en las actividades de laboratorio y de aprendizaje basado en problemas por no haber asistido o no haber entregado los correspondientes informes sin causa justificada.
- el estudiante no haya realizado un mínimo del 50% de las actividades propuestas en sesiones tutorizadas.
- el estudiante no haya realizado el examen de síntesis.

Los estudiantes repetidores podrán "guardar" su calificación en las actividades de laboratorio y de aprendizaje basado en problemas pero no las del resto de actividades.

Actividades de evaluación

| Título | Peso | Horas | ECTS | Resultados de aprendizaje |
|--|------|-------|------|---------------------------|
| Ejercicios individuales y/o revisión crítica de un artículo Científico-Tecnológico | 25% | 1 | 0,04 | 1, 6, 7, 8, 9 |
| Entregas del trabajo de laboratorio | 35% | 1 | 0,04 | 2, 3, 5, 6, 7, 8, 9, 10 |
| Examen final | 20% | 2 | 0,08 | 3, 4, 5, 7, 8, 10 |
| Prueba parcial de evaluación continua | 20% | 2 | 0,08 | 3, 4, 5, 7, 8, 10 |

Bibliografía

- F. Balarin et al.: "Hardware-Software Co-Design of Embedded Systems: The POLIS Approach"
 Rajsuman, Rochit ."System-on-a-Chip: Design and Test"
 P. Bricaud, M. Keating : "Reuse Methodology Manual for System-On-A-Chip Designs"
 L. Terés, Y. Torroja, S. Olcoz, E. Villar: "VHDL: Lenguaje estándar de diseño electrónico"
 I. Grout "Digital Systems Design with FPGAs and CPLDs"
 H.J.M. Veendrick "Nanometer CMOS: from ASICS to BASICS", 2ª edición, Springer. 2017.

<http://www.europractice.com/>

Ejemplo de competición internacional <http://www.innovatefpga.com/portal/>

Software

Se utilizarán las herramientas de diseño electrónico (EDA) asociadas a las placas FPGA de Intel-Altera utilizadas en los laboratorios que permiten:

- Especificación de sistemas digitales en lenguajes HDL
- Construcción de arquitecturas SoC para procesadores RISC (ARM, NIOS)
- Síntesis lógica y física de HDL
- Descarga de código HW i SW del PC en la FPGA

Se utilizarán plataformas SoC-FPGA DE1_SoC de propósito educativo/industrial.