Sistema multiprocesador con buses múltiples

Sistema multiprocesador con buses múltiples

Veure els fitxers associats amb aquesta Tesi

AutorRexachs del Rosario, Dolores Isabel
Adreça de correu electrònic dolores.rexachs@uab.es
URLhttp://www.tdx.cat/TDX-0418108-164225
TítolSistema multiprocesador con buses múltiples
Llengua Castellà
UniversitatUAB
Departament/Institut401 - DEPARTAMENT D'INFORMATICA
Àrea de coneixement Tecnologies
Matèries
  • 68 - Indústries, oficis i comerç d'articles acabats. Tecnologia cibernètica i automàtica
  • Dipòsit legal/ISBN B-20736-2008 / 978-84-691-3196-1
    Direcció de la tesi
  • Luque Fadón, Emilio. Director/a de la Tesi
  • Paraules clau
  • Computador paralelo
  • Multiprocesador
  • Buses múltiples
  • Data de defensa22-01-1987

    Resum

    En este trabajo describimos un sistema multiprocesador fuertemente acoplado el sistema multiprocesador propuesto, es un sistema con buses múltiples y memoria común, ha sido concebido teniendo en cuenta como principales objetivos la modularidad y la transparencia para el software de aplicación del usuario. En este sistema los procesadores tienen una memoria local, y los módulos de memoria común son memorias uni-entrada que permiten solo un acceso por ciclo. Diferentes redes de interconexión han sido propuestas para estos sistemas. Nosotros hemos elegido la red de interconexión de buses múltiples, ya que proporciona un rendimiento similar al del crossbar pero con un coste menor y es tolerante a fallos, puede seguir funcionando después del fallo de un subconjunto de buses, aunque exista una pérdida de prestaciones. Un elemento fundamental en un sistema multiprocesador con buses múltiples es el sistema de arbitraje que proporciona las funciones de control de la red de interconexión. Proponemos un sistema de arbitraje realizado por hardware, regular, modular y con capacidad de expansión. Entre las funciones principales del sistema de arbitraje se destacan la selección del procesador y la asignación de buses, esta organizado en una estructura de dos niveles. Hemos desarrollado un modelo utilizando dos matrices para describir su funcionamiento. El sistema de arbitraje puede ser utilizado para estructuras reducidas de buses multiples y para buses multiples multiplexados. Además puede ser utilizado en sistemas sincronos y asincronos. Las funciones de sincronización básicas para acceder a un modulo de memoria comun, estan soportadas directamente por hardware. El actual prototipo es un sistema multimicroprocesadores (r-6502) con memoria privada, 4 modulos de memoria común y 4 buses. Este prototipo ha sido realizado en wire-wrapp.

    Documents ADVERTIMENT. La consulta d'aquesta tesi queda condicionada a l'acceptació de les següents condicions d'ús.

    La difusió d'aquesta tesi per mitjà del servei TDX ha estat autoritzada pels titulars dels drets de propietat intel.lectual únicament per a usos privats emmarcats en activitats d'investigació i docència. No s'autoritza la seva reproducció amb finalitats de lucre ni la seva difusió i posada a disposició des d'un lloc aliè al servei TDX. No s'autoritza la presentació del seu contingut en una finestra o marc aliè a TDX (framing).

    Aquesta reserva de drets afecta tant al resum de presentació de la tesi com als seus continguts. En la utilització o cita de parts de la tesi és obligat indicar el nom de la persona autora.

  • irr1de3.pdf
  • irr2de3.pdf
  • irr3de3.pdf
  • NOVA CERCA
    Organization:UAB Author:Rexachs,del,Rosario,Dolores,Isabel URN:http://www.tdx.cat/TDX-0418108-164225 Title:Sistema multiprocesador con buses múltiples Department:401 - DEPARTAMENT D'INFORMATICA Subject:CDU68 Advisor:Luque Fadón, Emilio. Director/a de la Tesi Keywords:Computador paralelo Keywords:Multiprocesador Keywords:Buses múltiples DefenseDate:22-01-1987