

Capítulo 4: Fabricación de las estructuras de vidrio/silicio

Se han diseñado dos tipos de dispositivos diferentes, uno de ellos incluye una matriz de sensores de gases y el otro además incorpora circuitería CMOS en el mismo chip. El proceso de fabricación de cada uno de ellos es diferente y está basado en los test expuestos en el capítulo anterior. En cualquier caso, el segundo es una evolución del primero.

En ambos casos el proceso de fabricación está basado en la tecnología microelectrónica de depósito y grabado mediante fotolitografía de capas delgadas sobre silicio junto con la técnica de ataque anisotrópico de silicio que permite la creación de estructuras tridimensionales como vigas y membranas, estructuras muy útiles para la implementación de microsistemas como acelerómetros, sensores de presión, de gases, de flujo [147-150].

En la primera parte del capítulo se describe el juego de máscaras para la fabricación del primer tipo de estructuras de vidrio/silicio (matriz de sensores de gases sin CMOS). Una parte del proceso de fabricación es la soldadura anódica de las obleas de vidrio micromecanizadas con las de silicio una vez procesadas. Este proceso requiere la utilización de unos motivos para el correcto alineamiento de las obleas de vidrio y silicio. Estas marcas se han diseñado específicamente para este proceso y sus principales características se detallan en el apartado 4.1.

A continuación, en el punto 4.2 se describe el proceso de fabricación completo de la matriz de sensores de gases, a partir de los test tecnológicos de los puntos más críticos expuestos en el capítulo anterior.

A partir de las conclusiones obtenidas en los test tecnológicos de compatibilidad, se ha demostrado la viabilidad de compatibilizar dos tecnologías diferentes permitiendo la integración conjunta de una matriz de sensores de gases y unos circuitos CMOS en el mismo chip. Se definió la secuencia de un nuevo proceso de fabricación mixto basado en la tecnología de sensores de gases y la CMOS25, disponible en el CNM. Por ese motivo, se da una breve descripción de las principales etapas de dicha tecnología (apartado 4.3).

El procesado de las obleas de silicio para la fabricación de estos dispositivos mixtos requiere el uso de 19 máscaras, cuya descripción puede verse en el punto 4.4. Todas las etapas de dicho proceso se describen en el apartado 4.5.

4.1 Descripción de las máscaras para la fabricación de la matriz de sensores de gases

El proceso de fabricación de la matriz de sensores de gases requiere doce niveles de máscaras: una para la definición de los motivos de alineamiento, tres para la definición de la membrana, tres más para la resistencia calefactora, el óxido internivel y los

electrodos del sensor y cuatro para los materiales sensibles a gases. El número de máscaras se reduce a nueve en el caso de tener una matriz con únicamente dos materiales sensibles (diseño 3).

El conjunto de máscaras utilizado para la fabricación de la matriz del sensor de gases es el CNM141. El nombre de cada máscara se compone de dos partes, la inicial es el nombre del juego de las máscaras (CNM141) y la segunda parte es el identificador de cada máscara. En la tabla 4.1 se presenta el nombre de las máscaras, así como su utilización.

Como puede verse en la tabla 4.1 existen dos máscaras para la definición de la resistencia calefactora que se van a utilizar alternativamente. Esto se debe a que en el proceso de fabricación del sensor se va a incluir una doble opción para el material de las resistencias calefactoras (platino o polisilicio). Estas máscaras geoméricamente son iguales, pero se diferencian en el campo debido al modo en que se definen estas resistencias en función del material utilizado (la opción del platino requiere un *lift-off* mientras que la de polisilicio no).

Máscara	Utilización
CNM141-ALIGN	Sirve como referencia para alinear el resto de máscaras: Alineamiento en la misma cara, doble cara y soldadura anódica
CNM141-PMAS	Definición de las regiones dopadas
CNM141-KOH	Definición de la ventana para el ataque anisotrópico con KOH por detrás, para la formación de la plataforma central de silicio
CNM141-OXI	Máscara para la definición de las capas de óxido y nitruro de la membrana. Esta máscara es única, ambas capas poseen la misma geometría
CNM141-PLATI-I	Definición de las resistencias calefactoras de platino
CNM141-POLY	Definición de las resistencias calefactoras de polisilicio
CNM141-INTER	Máscara para el óxido internivel colocado entre las resistencias calefactoras y los electrodos
CNM141-PLATI-II	Definición de los electrodos de los sensores
CNM141-SNO21	Definición del primer material sensible
CNM141-SNO22	Definición del segundo material sensible
CNM141-SNO23	Definición del tercer material sensible
CNM141-SNO24	Definición del cuarto material sensible

Tabla 4.1: Conjunto de máscaras utilizadas en el proceso de fabricación del dispositivo.

4.1.1 Motivos de alineamiento

En el proceso de fabricación son necesarios dos tipos diferentes de motivos de alineamiento, los correspondientes al procesado de la oblea de silicio y los asociados a la soldadura anódica vidrio/silicio.

Para el mejor alineamiento y evitar desplazamientos respecto al eje central es conveniente alinear a la vez dos chips diferentes colocados en la misma línea horizontal

lo más separados posible. Si se alinea únicamente un chip, éste puede verse bien alineado y sin embargo puede ser que los ejes de las obleas no coincidan debido al pequeño ángulo de desalineamiento entre ellas. Este fenómeno será más apreciable para los chips más alejados del centro de la oblea.

En este apartado se presta especial atención a los motivos de alineamiento para la soldadura anódica del vidrio y el silicio por tratarse de unas marcas diseñadas específicamente para este tipo de estructuras.

Motivos de alineamiento para el procesado de la oblea de silicio

En la cara componentes se realizan todas las fotolitografías salvo la correspondiente a la apertura de una ventana en la cara dorso para el ataque anisotrópico del silicio para la creación de la plataforma de silicio. Para esta máscara es necesario tener un alineamiento doble cara. De ese modo, es necesario la implementación de dos tipos de motivos de alineamiento: simple y doble cara.

Para el alineamiento simple cara, se han utilizado los motivos de alineamiento standard en la Sala Blanca del CNM, en este caso situados en la parte inferior izquierda de cada chip. Las marcas del alineamiento doble cara son más grandes que las anteriores y se colocan a lo largo del eje horizontal en la parte central de la oblea.

Motivos de alineamiento para la soldadura anódica

El alineamiento de las obleas de vidrio y silicio se lleva a cabo en el momento de realizar la soldadura anódica en el equipo Plasmos 150S. Este proceso es un poco complicado, ya que para alinear las obleas debe mirarse a través del vidrio. Así, los motivos de alineamiento deben colocarse en una zona del silicio que sea visible.

Las columnas han sido definidas mediante serrado mecánico, motivo por el cual la oblea de vidrio queda muy rayada en las zonas donde se han realizado los cortes con la sierra. Por ese motivo, las marcas para el alineamiento deben mirarse a través de las columnas (zonas no serradas) y colocarse en la zona donde se van a soldar éstas en la cara componentes de la oblea. Estos motivos no deben afectar a la soldadura debido a que el área para soldar es pequeña, así estas marcas se realizan mediante un grabado 2.000 Å de silicio con la máscara CNM141-ALIGN. Esta misma máscara se utiliza para definir el resto de motivos de alineamiento: simple y doble cara.

Una vez analizada cual es la posición idónea para la colocación de las marcas, hay que diseñar los motivos adecuados. El proceso de alineamiento consiste en centrar una columna sobre una base cuadrada con ayuda de cinco cuadrados, uno central y cuatro exteriores. Estos motivos pueden verse en la fotografía de la figura 4.1.

Para dotar de más flexibilidad a la hora de definir las columnas, se han diseñado motivos para columnas de distintas secciones transversales: 150 x 150, 200 x 200 y 300 x 300 μm^2 . La distribución de éstos en los chips puede verse en el *layout* de la figura 4.2. Cada chip contiene cuatro grupos de motivos, todos ellos sirven para el alineamiento de las columnas de 300 x 300 μm^2 utilizando el cuadrado superior izquierdo y el central. Las marcas colocadas en la parte superior izquierda e inferior

derecha (tipo A) de cada chip se utilizarán para el alineamiento de las columnas de $150 \times 150 \mu\text{m}^2$ y el superior derecho e inferior izquierdo (tipo B) para las de $200 \times 200 \mu\text{m}^2$. La figura 4.3 izquierda y derecha muestra con más detalle los dos tipos de motivos diseñados, tipo A y B, respectivamente.




Figura 4.1: Fotografía de los motivos de alineamiento para la soldadura anódica




Figura 4.2: Distribución de los motivos de alineamiento para la soldadura anódica en cada chip.

Con este método se consiguen alinear las obleas en el equipo Plasmos con un error máximo de $\pm 50 \mu\text{m}$. Por ello, en todos los diseños se ha dejado una zona de seguridad alrededor de la zona de soldadura de $100 \mu\text{m}$ para que no haya problemas si se produce este desalineamiento entre las dos obleas.




Figura 4.3: Motivos de alineamiento soldadura anódica para columnas de: a) $150 \times 150 \mu\text{m}^2$ y b) $200 \times 200 \mu\text{m}^2$.

4.2 Proceso de fabricación de la matriz de sensores de gases

El proceso de fabricación se realiza casi en su totalidad en la sala blanca del CNM, salvo el depósito de los materiales sensibles llevado a cabo en el IPM. El proceso comienza con el marcado de las obleas, definición de las zonas dopadas p++, membrana, resistencia calefactora y electrodos. Una vez procesadas estas etapas, las obleas se mandan al IPM para el depósito de los cuatro materiales sensibles y posteriormente regresan al CNM para acabar el proceso de fabricación (ataque anisotrópico con KOH del silicio por la cara dorso, soldadura anódica vidrio/silicio y serrado mecánico de la oblea de vidrio). Cuando todas estas etapas se han realizado sólo queda cortar los chips y encapsularlos individualmente [151].

4.2.1 Descripción de las principales etapas de fabricación

Inicio del run y definición de los motivos de alineamiento

El proceso comienza con obleas de silicio (100) tipo-p, 4-40 Ω/cm , pulidas por las dos caras con un espesor de 300 μm y un diámetro de 100 mm. Primero se realiza el marcado manual por la cara dorso para su mejor identificación durante el proceso, indicando el número de run y de oblea. Estas marcas se realizan en el borde de las obleas para evitar problemas posteriores en el ataque anisotrópico de silicio por la cara dorso.

1. Inicio del run
2. Marcado de las obleas

Si

A continuación, con la máscara CNM141-ALIGN, se realizan las marcas en la cara componentes de los motivos de alineamiento, mediante el grabado de 2000Å de silicio.

3. Fotolitografía: máscara CNM141-ALIGN
4. Grabado seco de 2000 Å de silicio
5. Decapado de resina




Definición de las zonas dopadas: p++

Después se definen las regiones dopadas p++, para lo cual se crecen 15.000 Å de óxido, se hace una fotolitografía con la máscara CNM141-PMAS y posteriormente se graba el óxido.


6. Oxidación a 1100°C (1.5 µm)
7. Fotolitografía: máscara CNM141-PMAS
8. Grabado seco del óxido
9. Decapado de resina

Una vez queda determinada la zona a dopar, se va a realizar el dopaje por fuente sólida con obleas dopantes. En primer lugar se hace un predepósito de boro con obleas de boro BN-1250 y un recocido posterior que permita la difusión del boro. Estos dos procesos se llevan a cabo en varias etapas térmicas descritas con más detalle en el apartado “técnicas de dopaje de las obleas de silicio” del capítulo anterior (apartado 3.3.3).

10. Predepósito de boro con obleas dopantes BN-1250




11. Oxidación húmeda para eliminar residuos
12. Grabado húmedo del óxido
13. Recocido para la difusión del boro
14. Decapado del óxido dopado generado en la etapa anterior



Definición de la membrana en la cara componentes y preparación del ataque anisotrópico en la cara dorso

Definido el tope de silicio (zona altamente dopada con boro), y antes del depósito del Si_3N_4 se ha realizado la oxidación del silicio, creándose una capa de óxido fina (300 Å) para mejorar la adhesión de los 3000Å de Si_3N_4 LPCVD (Low Pressure Chemical Vapour Deposition) que se van a depositar a continuación por ambas caras de la oblea. Para disminuir el estrés inherente a la capa de nitruro se realiza una alta implantación iónica de boro ($4.5 \times 10^{15} \text{ at/cm}^2$ y 100KeV) por ambas caras de la oblea.


15. Oxidación seca a 1.000°C, espesor 300 Å
16. Depósito de 3.000 Å de Si_3N_4



17. Implantación iónica de boro cara componentes
18. Implantación iónica de boro cara dorso

Por la cara dorso, se prepara el ataque anisotrópico del silicio (que se realizará posteriormente) abriendo una ventana en ambas capas de óxido y nitruro, mediante el grabado con la máscara CNM141-KOH (Figura 39-f). En la cara componentes, las capas formarán parte de la membrana del dispositivo tras su posterior grabado con la máscara CNM141-OXI.

19. Fotolitografía cara dorso: máscara CNM141-KOH
20. Grabado de nitruro
21. Decapado de resina
22. Fotolitografía cara componentes: máscara CNM141-OXI
23. Grabado de nitruro
24. Grabado de óxido
25. Decapado de resina



Definición de la resistencia calefactora


A continuación se define la resistencia calefactora. Se han estudiado dos alternativas: polisilicio o platino. Si se realiza la resistencia calefactora en platino, material contaminante CMOS las etapas deben realizarse en equipos especiales, mientras que si se realizan en polisilicio, las etapas son procesos standard de la tecnología CMOS. Así, las obleas pueden desglosarse en dos bloques y hacerse en paralelo, ya que ambos procesos deben llevarse a cabo en equipos diferentes dentro de Sala Blanca.

Para la opción de resistencias de platino: se hace una fotolito con las máscara CNM141-PLATI-I, se metalizan las obleas con 2000 Å de platino sobre 200 Å de titanio y luego se realiza el *lift-off* para la definición de la geometría de las resistencias calefactoras.

26. Fotolitografía cara componentes: máscara CNM141-PLATI
27. Metalización: 200 Å de titanio y 2000 Å de platino
28. *Lift-off* de platino

Para la definición de las resistencias de polisilicio, se deposita mediante LPCVD 4800 Å de polisilicio, a continuación se dopa con POCl_3 para ajustar el valor de la resistencia por cuadro y el TCR. Durante esta etapa se forma un óxido dopado que dificulta el grabado posterior del polisilicio, motivo por el cual debe eliminarse antes de realizar la fotolitografía con la máscara CNM141-POLY y el grabado seco del polisilicio.


29. Depósito de óxido: 500 Å
30. Depósito de polisilicio: 4800 Å
31. Dopaje del polisilicio con POCl_3
32. Decapado del óxido dopado PSG formado en la etapa anterior
33. Fotolitografía cara componentes: máscara CNM141-POLY
34. Grabado del polisilicio
35. Decapado de resina



Óxido internivel

Entre la resistencia calefactora y los electrodos es necesario la colocación de una capa aislante (óxido internivel), para que dichas capas no se cortocircuiten. Se depositan en la cara componentes 6000 Å de óxido PECVD (Plasma Enhanced Chemical Vapour Deposition) y posteriormente se graban con la máscara CNM141-INTER.


36. Depósito de óxido PECVD: 6000 Å
37. Fotolitografía: cara componentes: máscara CNM141-INTER
38. Grabado seco de óxido
39. Decapado de resina



Definición de los electrodos

Una vez definida la capa aislante, se metaliza la oblea con 2000 Å de platino sobre 200 Å de titanio, se hace la fotolitografía con la máscara CNM141-PLATI-II y el *lift-off* para la definición de los electrodos.

40. Fotolitografía cara componentes: máscara CNM141-PLATI-II
41. Metalización: 200Å de titanio y 2.000 Å de platino
42. *Lift-off* de platino




Definición de los materiales sensibles

En este momento termina el proceso en la sala blanca del CNM y continua en el IPM donde se depositan los materiales sensibles y se realizan los *lift-offs* correspondientes a cada material con la máscara adecuada. En este tipo de proceso de capas delgadas es necesaria la utilización de una máscara para cada material.

Tras depositar cada material es necesario realizar un recocido a nivel de oblea para estabilizarlo y mejorar sus propiedades. La temperatura óptima de cada material es diferente para cada uno. Por tanto, para evitar afectar las capas sensibles ya depositadas y recocidas, el orden de depósito y recocido se hace en orden decreciente de temperatura de recocido. Así, la secuencia comienza con el depósito del CTO ($\text{Cr}_{1.8}\text{Ti}_{0.2}\text{O}_{3+z}$) cuya temperatura de recocido óptima es la más alta, 850 °C, a continuación se depositan el SnO_2 (750 °C), el ZnO (600 °C) y por último el WO_3 con la menor temperatura de recocido, 500°C.


43. Fotolitografía: máscara CNM167- SnO_2 4
44. Depósito de CTO
45. *Lift-off* de CTO
46. Recocido a 850 °C
47. Fotolitografía: máscara CNM167- SnO_2 3
48. Depósito de SnO_2
49. *Lift-off* de SnO_2
50. Recocido a 750 °C
51. Fotolitografía: máscara CNM167- SnO_2 2
52. Depósito de ZnO
53. *Lift-off* de ZnO
54. Recocido a 600 °C
55. Fotolitografía cara componentes: máscara CNM167- SnO_2 1
56. Depósito de WO_3
57. *Lift-off* de WO_3
58. Recocido a 500 °C



Ataque anisotrópico y soldadura anódica

Tras estas etapas las obleas vuelven de nuevo al CNM, se procede a la soldadura anódica de las obleas de silicio procesadas con las obleas de vidrio micromecanizadas y el ataque anisotrópico del silicio por la cara dorso para la realización de la membrana. Este proceso se realiza en varios pasos, como se ha descrito en el capítulo anterior: se graba el silicio hasta dejar unas 10 μm , a continuación se procede a la realización de la soldadura anódica y por último se procede a finalizar el ataque (paro en las zonas altamente dopadas p⁺⁺).

59. Grabado del silicio por la cara dorso en KOH hasta dejar 10 μm
60. Soldadura anódica vidrio/silicio
61. Finalización del grabado del silicio en KOH



Opcionalmente puede hacerse un RIE por la cara dorso, para eliminar las capas de óxido y nitruro de la membrana si se quiere una reducción extra del consumo del dispositivo, quedando únicamente las pistas de metal entre la plataforma y el marco de silicio (ver test tecnológico de pistas colgantes en el capítulo anterior).

4.2.3 Serrado y encapsulado de los sensores

El encapsulado de los dispositivos es un paso importante y delicado, debe realizarse con mucho cuidado para no romper las estructuras. Habitualmente, basta serrar la oblea de silicio para obtener los dispositivos individualmente y luego encapsularlos. Pero el encapsulado de estos sensores no es un proceso standard, el motivo fundamental es que la existencia del vidrio impide el acceso a los pads, como puede verse esquemáticamente en la figura 4.4. Por lo que antes de serrar los chip individualmente para encapsularlos, deben abrirse unos canales con la sierra a nivel de oblea, a lo largo de los ejes X e Y, como puede verse en la oblea de vidrio de la figura 4.5. Así la apertura de pads en el vidrio es un paso necesario y previo al serrado de los chips individualmente para encapsularlos.




Figura 4.4: Vista esquemática de la no accesibilidad a los pads debido a la existencia del vidrio.




Figura 4.5: Fotografía a nivel de oblea de la parte superior una vez realizada los canales para la apertura de los pads de los sensores.

Una vez abiertos los canales que dejan acceso libre a los pads, se procede al serrado de la oblea de silicio a lo largo de los ejes X e Y, para la obtención de los dispositivos individualmente para su posterior encapsulado. En las figuras 4.6 y 4.7 se muestran dos fotografías frontal y dorsal de un sensor listo para su encapsulado.




Figura 4.6: Fotografía de un chip con una matriz de cuatro sensores (vista frontal) anterior al encapsulado.




Figura 4.7: Fotografía de un chip con una matriz de cuatro sensores (vista posterior) antes de su encapsulado.

Tras la obtención de los sensores individualmente se encapsulan en bases tipo TO8. En primer lugar se pega el chip sobre el centro del TO8 y se sueldan hilos de aluminio a los pads. En la fotografía de la figura 4.8 puede verse el dispositivo final ya encapsulado.




Figura 4.8: Sensor encapsulado en una base tipo TO8

4.3 Principales características de la tecnología CMOS25

La tecnología disponible en la sala blanca del CNM, CMOS25, es una tecnología de 2.5 micras con uno o dos metales, que permite tanto la integración de circuitos digitales, como analógicos y mixtos debido a la posibilidad de implementar capacidades con los dos niveles de polisilicio.

Los substratos de partida son obleas de silicio epitaxiadas p/p+ (grosor de la epitaxia 25 μm) de 100 mm de diámetro. El voltaje de alimentación para la circuitería CMOS es de 5 V y las dimensiones mínimas para las puertas de los transistores son $W = 2.5 \mu\text{m}$ y $L = 3 \mu\text{m}$.

Es un proceso que requiere 8 máscaras para un único nivel de metal y 10 máscaras para la opción de dos metales. La utilización de uno o los dos metales queda determinada por el diseño de la circuitería que se vaya a implementar en cada momento. Los diseños de la circuitería que se van a integrar junto a la matriz de sensores de gases sólo poseen un metal, así en este apartado se van a describir las principales etapas del proceso para un único nivel de metalización. En el anexo B se presenta un resumen con los principales parámetros eléctricos de dicha tecnología.

Definición de los pozos p y n

El primer paso del proceso es la definición de las áreas dopadas en el sustrato para la formación de los pozos donde se integraran los circuitos CMOS. Para la realización de los pozos n se lleva a cabo una implantación de fósforo en una región determinada y en el resto de la oblea una implantación de boro para los pozos tipo p.

Definición de las áreas activas

Después de la formación de los pozos se crece un óxido grueso (10.000 Å) que sirve de aislante entre los transistores mediante la técnica LOCOS. Este proceso requiere el uso de una máscara para impedir el crecimiento de este óxido en las áreas activas.

Ajuste de la tensión umbral de los transistores

Con una única implantación de boro se consigue ajustar simultáneamente los transistores tipo p y n. Esta implantación se realiza a través de un óxido delgado para evitar la contaminación y obtener una implantación más superficial. Estas etapas no requieren el uso de ninguna máscara.

Primer nivel de polisilicio

Se deposita el primer nivel de polisilicio y se dopa con POCl_3 . A continuación, se realiza una fotolitografía para definir la placa inferior de los condensadores.

Segundo nivel de polisilicio

Posteriormente se lleva a cabo la oxidación de puerta y el depósito del segundo nivel de polisilicio. Al igual que en el primer nivel, se dopa con POCl_3 y se hace una fotolitografía, en este caso para la definición de las puertas de los transistores.

Fuente/drenador

Mediante implantación iónica de fósforo y boro se realiza la definición de los drenadores y fuentes de los transistores (n^{++} y p^{++}). Esto se lleva a cabo definiendo inicialmente mediante una máscara la zona donde implantar.

Óxido internivel y apertura de contactos

El proceso continua con el depósito de un óxido internivel entre el polisilicio de puerta y el interconexiónado de aluminio que se realizará posteriormente. El metal debe

contactar con el polisilicio de puerta y las zonas de fuente y drenador de los transistores por lo que mediante una máscara se realiza el grabado de este óxido para la apertura de estas zonas.

Primera metalización

El aluminio se deposita mediante *sputtering* y con una máscara se definen las pistas que conectan los distintos componentes de los dispositivos.

Pasivación y apertura de los pads

El último paso es el depósito de una bicapa protectora de óxido y nitruro que cubre los substratos para evitar la contaminación de éstos.

Si el proceso fuera de doble metal se depositaría un óxido adicional entre los dos niveles de metal, el segundo metal y a continuación la pasivación. este proceso requiere dos máscaras más: una para definir el segundo nivel de metalización y otra para abrir el óxido aislante de los dos metales.

4.4 Descripción de las máscaras para la fabricación del chip mixto que incluye circuitería CMOS y sensores de gases

El juego de máscaras CNM167 diseñado para la fabricación del microsistema mixto que contiene la matriz de sensores de gases y la circuitería CMOS está formado por 19 máscaras, de las cuales 9 se utilizan exclusivamente para la fabricación del sensor, 7 para la circuitería CMOS y las 3 restantes tienen un uso común. El número de máscaras se puede reducir disminuyendo el número de materiales sensibles en la matriz de sensores de gases o utilizando una técnica diferente al *sputtering* que no requiera el uso de máscara como el depósito de microgotas [152] o la pulverización con spray [153]. En la tabla 4.2 se muestran los distintos niveles empleados, así como una breve descripción de cada uno de ellos.

Máscara	Descripción
ALIGN	Esta máscara será utilizada en primer lugar y servirá de referencia para alinear el resto de las máscaras. Incluye los motivos de alineamiento simple cara, doble cara y los de la soldadura anódica vidrio/silicio.
PMAS-B	Definición de las regiones dopadas (p ⁺⁺), en la zona del sensor.
NTUB	Definición de los pozos n en la parte CMOS
GASAD	Definición de las zonas activas del CMOS
POLY0	Definición de capacidades en la parte CMOS
POLY1	Definición de las puertas de los transistores y capacidades en la parte CMOS
NPLUS	Implantación de las zonas de fuente y drenador en la parte CMOS
OXI	Esta máscara se utiliza dos veces. La primera como protección de la membrana del sensor de la implantación fuerte anterior (NPLUS) y la segunda para la definición de la membrana del sensor
KOH	Definición de las ventanas para el ataque anisotrópico del silicio (c. dorso)

WINDO	Apertura de contactos entre el polisilicio y el aluminio en la parte CMOS
METAL	Define las pistas de aluminio de la circuitería CMOS
PLATI	Define la resistencia calefactora del sensor de gases
CAPS	Abre la pasivación de la parte CMOS: pads CMOS y los contactos Aluminio/Platino entre las pistas de aluminio del CMOS y el calefactor o los electrodos de los sensores
SOLD	Deja la oblea a nivel de silicio en las zonas para la soldadura anódica
PLATI2	Define los electrodos del sensor
SNO21	Define la primera capa sensible
SNO22	Define la segunda capa sensible
SNO23	Define la tercera capa sensible
SNO24	Define la cuarta capa sensible

Tabla 4.2: Máscaras utilizadas en el proceso de fabricación del dispositivo completo.

Se han diseñado diferentes motivos de alineamiento según su función: simple cara, doble cara y para la soldadura anódica vidrio/silicio. El sistema de alineamiento es el mismo que el descrito anteriormente asociado al juego de máscaras CNM141 para la fabricación de la matriz de sensores de gases, por lo que no se va a dar más detalles en este apartado.

La similitud en el diseño de los motivos de alineamiento es total, salvo las pequeñas diferencias existentes en los motivos de alineamiento simple cara, debidos al uso de un juego de máscaras propio de estos dispositivos (CNM167).

4.5 Proceso de fabricación de la matriz de sensores incluyendo la circuitería CMOS

Tras la realización de los diferentes test de compatibilidad entre la tecnología CMOS y la de sensores de gases, se ha visto que la fabricación de una matriz de sensores de gases incluyendo la circuitería CMOS es posible. Con los resultados obtenidos se ha definido la secuencia de un nueva tecnología mixta que incluye varias partes:

- Procesado de las obleas de silicio (CMOS +Sensores de gases)
- Micromecanizado de las obleas de vidrio (*Sand blasting* + serrado mecánico)
- Soldadura anódica
- Serrado y encapsulado del dispositivo

El procesado de las obleas de silicio está basado en la tecnología CMOS25 del CNM. La fabricación se realiza en colaboración con el IPM, donde se lleva a cabo el depósito y grabado de platino para la definición de la resistencia calefactora, los electrodos del sensor y el depósito de las cuatro capas sensibles gases. El proceso de fabricación en Sala Blanca se divide en tres bloques (pre-proceso, bloque CMOS y post-proceso), a continuación se desarrollarán cada uno de estos bloques describiendo las etapas que se realizan en ellos.

Bloque 1: Pre-proceso


Inicio del run en Sala Blanca

Los estudios realizados para la elección del tipo de oblea para esta tecnología mixta de sensores de gases y CMOS concluían que es posible el uso de dos tipos de substratos: obleas de sensores y epitaxiadas pulidas por las dos caras.

Las obleas de sensores son tipo-p, 4-40 Ω/cm , pulidas por las dos caras con un espesor de 300 μm y un diámetro de 100 mm. Las obleas epitaxiadas tipo p/p+ con una epitaxia 25 μm , de 100 mm de diámetro y pulidas por las dos caras.

El proceso comienza marcando las obleas por la cara dorso indicando el número de run y de oblea para su identificación durante el proceso.

1. Inicio del run en Sala Blanca
2. Marcar obleas



Definición de los motivos de alineamiento

Se realizan las marcas de los motivos de alineamiento simple cara, doble cara y para la soldadura anódica vidrio/silicio en la cara componentes, mediante el grabado seco de 2000Å de silicio con la máscara CNM167-ALIGN.

3. Fotolitografía: máscara CNM167-ALIGN
4. Grabado seco de 2000 Å de silicio
5. Decapado de resina



Definición de las zonas dopadas

Después se definen las regiones dopadas p++, que se utilizarán como método de paro del ataque anisotrópico en KOH del silicio por la cara dorso, para la definición de la plataforma donde se integrarán los sensores de gases. La técnica de dopado de las obleas de silicio es mediante fuente sólida con obleas dopantes de boro BN-1250, como en el caso anterior.

6. Oxidación húmeda de 1.5 μm



7. Fotolitografía: máscara CNM167-PMAS
8. Grabado seco de SiO_2
9. Decapado de la resina



10. Predepósito de boro con obleas dopantes BN-1250




11. Oxidación húmeda para eliminar residuos




12. Decapado húmedo del SiO_2 crecido en la etapa anterior y de la micra y media original (etapa 8)



13. Difusión del boro



14. Decapado húmedo del SiO_2 dopado




Bloque 2: CMOS


Definición de los pozos p y n

En este momento empieza el bloque CMOS con la definición de los pozos n y p.


15. Oxidación inicial CMOS a $1000\text{ }^\circ\text{C}$: 365 \AA
16. Depósito de 1175 \AA de Si_3N_4 LPCVD
17. Fotolitografía para la definición de los pozos n: máscara CNM167-NTUB
18. Grabado seco (RIE) del Si_3N_4 LPCVD: cara componentes




- 19. Implantación iónica de fósforo para la formación del pozo n
- 20. Decapado de la resina



- 21. Oxidación para la definición del pozo n (1150 °C): 4.400 Å
- 22. Decapado húmedo del oxi-nitruro formado durante la oxidación de la etapa anterior
- 23. Decapado húmedo de Si₃N₄
- 24. Implantación iónica de boro para la formación de los pozos tipo p




- 25. Decapado húmedo del primer óxido CMOS (etapa 18)
- 26. Recocido de los pozos: 1.200 °C
- 27. Decapado húmedo de SiO₂




Definición de las áreas activas

Una vez formados los pozos n y p standard del CMOS, se lleva a cabo la definición de las áreas activas de los transistores.

- 28. Oxidación a 900 °C: 1.870 Å
- 29. Depósito de 1175 Å de Si₃N₄ LPCVD
- 30. Fitolitografía: máscara CNM167-GASAD
- 31. Grabado seco (RIE) del Si₃N₄ por la cara componentes
- 32. Implantación iónica con boro: implantación de campo




- 33. Decapado de la resina
- 34. Oxidación de campo: LOCOS (10.600 Å)
- 35. Decapado húmedo del oxi-nitruro
- 36. Decapado húmedo de Si_3N_4



Ajuste de la tensión umbral de los transistores

El ajuste de la tensión umbral de los transistores se realiza mediante una implantación de boro. No se usa máscara porque se hace una única implantación que ajustará simultáneamente los transistores tipo p y n.


- 37. Oxidación sacrificial: 920 Å
- 38. Implantación iónica de boro




Primer nivel de polisilicio

El primer nivel de polisilicio se utilizará para la definición de las capacidades CMOS. En este bloque, antes de depositar el polisilicio, se realiza una etapa standard que consiste en reducir el espesor del óxido hasta los 750 Å, para evitar saltos muy grandes del polisilicio y el óxido de campo cuando se elimine el óxido sacrificial.


- 39. Grabado húmedo para la reducción del espesor del SiO_2 hasta los 750 Å
- 40. Depósito de 3.500 Å de polisilicio




- 41. Dopado del polisilicio con POCl_3



- 42. Decapado del óxido PSG
- 43. Fotolitografía con la máscara CNM167-POLY0
- 44. Grabado seco (RIE) del polisilicio por la cara componentes




- 45. Decapado de la resina
- 46. Decapado húmedo del SiO₂ sacrificial




Segundo nivel de polisilicio

Después del depósito del primer nivel de polisilicio para la definición de las capacidades MOS, se realiza la oxidación de puerta y el depósito del segundo nivel de polisilicio para la definición de las puertas de los transistores.

- 47. Oxidación de puerta: 365 Å
- 48. Depósito de 4.800 Å de polisilicio
- 49. Dopado del polisilicio con POCl₃
- 50. Decapado del óxido PSG
- 51. Fotolitografía con la máscara CNM167-POLY1




- 52. Grabado seco (RIE) del polisilicio por la cara componentes
- 53. Decapado de la resina




Fuente/drenador

Implantación fuerte (n⁺⁺/p⁺⁺) de las zonas de fuente y drenador en transistores NMOS y PMOS respectivamente. En este bloque se ha insertado una fotolitografía adicional a las etapas standard CMOS, para proteger de la implantación fuerte las zonas dopadas p⁺ evitando la alteración de la concentración de dopantes en esta zona.

- 54. Fotolitografía con la máscara CNM167-NPLUS
- 55. Recocido de la resina
- 56. Implantación iónica n⁺⁺ de fósforo



- 57. Decapado de la resina
- 62. Fotolitografía con la máscara CNM167-OXI
- 63. Recocido de la resina
- 64. Implantación iónica p⁺⁺ de boro




- 65. Decapado de la resina

Preparación del ataque anisotrópico por la cara dorso y definición de la membrana por la cara componentes.


Este bloque se ha añadido dentro del proceso CMOS para la definición de la membrana dieléctrica del sensor de gases en la cara componentes. Para ello, se va a realizar un depósito de 1800 Å de Si₃N₄ que se aprovechará para definir las ventanas para el grabado anisotrópico del silicio por la cara dorso. Para disminuir el estrés inherente en la capa de nitruro se realiza una alta implantación iónica de boro (2.5e15 at/cm² y 40 KeV).

Antes del depósito del nitruro es necesario insertar varias etapas para decapar por la cara dorso el óxido y polisilicio que quedan de procesos anteriores. Un paso previo a este decapado es el depósito de resina a modo de protección por la cara componentes. Finalmente, se deja por la cara dorso el óxido inicial existente debajo del primer nivel de polisilicio con un espesor de unos 650-700 Å que se verificará y se utilizará para mejorar al adhesión del Si₃N₄.


- 66. Protección con resina en la cara componentes
- 67. Decapado seco del segundo nivel de polisilicio por la cara dorso
- 68. Decapado seco del SiO₂ de puerta por la cara dorso
- 69. Decapado seco del primer nivel de polisilicio por la cara dorso
- 70. Etapa para verificar el espesor de SiO₂ que queda en la cara dorso
- 71. Decapado de la resina




- 72. Depósito PECVD de 500 Å de SiO₂ por la cara componentes
- 73. Depósito LPCVD de 1.800 Å de Si₃N₄



- 74. Implantación iónica del Si₃N₄ con boro por la cara componentes
- 75. Implantación iónica del Si₃N₄ con boro por la cara dorso
- 76. Fotolitografía por la cara dorso: máscara CNM167-KOH
- 77. Grabado seco de Si₃N₄ por la cara dorso




- 78. Decapado de la resina
- 79. Fotolitografía por la cara componentes: máscara CNM167-OXI
- 80. Grabado seco de Si₃N₄ por la cara dorso
- 81. Decapado de resina



Óxido internivel del CMOS y apertura de contactos

A continuación se deposita el óxido internivel entre el polisilicio y el aluminio que se depositará posteriormente y se realiza la apertura de este óxido para los contactos entre polisilicio-1 y el aluminio.


82. Depósito de 1.3 μm de SiO_2 BPSG (óxido internivel)
83. Fluidificación del SiO_2 BPSG
84. Fotolitografía con las máscara CNM167-WINDOWS
85. Grabado seco del SiO_2 BPSG (internivel)
86. Decapado de la resina



Metalización: Aluminio

El diseño del dispositivo se ha realizado con un sólo nivel de metal, así que a falta de la pasivación, que se hará posteriormente aprovechando el óxido entre los dos platinos de los sensores de gases, con estas etapas acaba el bloque CMOS.

87. Grabado húmedo del SiO_2 nativo (DIP): paso previo a la metalización
88. Depósito de 1 μm de Al/Cu (*sputtering*)
89. Fotolitografía: máscara CNM167-METAL



90. Grabado seco del aluminio
91. Recocido del aluminio (350 °C)
92. Decapado de la resina


Bloque 3: Post-proceso

Acabado el bloque CMOS, queda realizar algunas de las etapas propias de sensores de gases como son: la definición de la resistencia calefactora, los electrodos de platino y los materiales sensibles a gases.

Definición de la resistencia calefactora

Sobre la membrana dieléctrica del sensor se va a definir la resistencia calefactora, mediante un *lift-off* de platino. Para mejorar la adherencia del platino se va a depositar una capa previa de 20 nm de titanio.


93. Fitolitografía: máscara CNM167-PLATI1
94. Depósito de 200 Å de Ti y 2.000 Å de Platino (*sputtering*)
95. *Lift-off* de platino



Óxido entre el calefactor y los electrodos del sensor/Pasivación CMOS

Entre la resistencia calefactora y los electrodos es necesario la colocación de una capa aislante para que dichas capas no se cortocircuiten, que se utilizará además como pasivación del CMOS. En esta capa se abrirán los pads del CMOS con la máscara CNM167-CAPS y las zonas de soldadura anódica con la máscara CNM167-SOLD.


96. Depósito de 9.000 Å de SiO₂ PECVD
97. Fitolitografía: máscara CNM167-CAPS (pads del CMOS)
98. Grabado RIE de 9.000 Å de SiO₂ PECVD
100. Decapado de la resina
101. Fitolitografía: máscara CNM167-SOLD (ventanas para la soldadura)
102. Grabado RIE de los óxidos que quedan en las zonas de soldadura de etapas anteriores hasta llegar al silicio.



Definición de los electrodos

El segundo nivel de platino se utilizará para definir mediante *lift-off* los electrodos del sensor de gases. Al igual que antes se va a depositar una capa previa al platino de 20 nm de titanio, para mejorar su adherencia.

103. Fitolitografía: máscara CNM167-PLATI2
104. Depósito de 200 Å de Ti y 1.500 Å de Platino (*sputtering*)
105. *Lift-off* de platino




Definición de los materiales sensibles

Con el depósito de los cuatro materiales sensibles y *lift-offs* correspondientes a cada material con la máscara adecuada, acaba el procesado de las obleas en Sala Blanca.

Los materiales utilizados para la fabricación de estos dispositivos deben ser materiales compatibles con la tecnología CMOS. Los materiales seleccionados tras los test de compatibilidad descritos anteriormente (ver capítulo 3) son V_2O_5 , ZnO, SnO_2 y CTO. Para no alterar al aluminio depositado anteriormente, la temperatura de recocido para estos materiales a nivel de oblea no debe exceder los 450 °C. Bajo estas condiciones, el V_2O_5 es el único al que se puede realizar este recocido a nivel de oblea. En el resto de materiales, con temperaturas de recocido superiores, se llevará a cabo un recocido individual de cada chip mediante la resistencia calefactora.


106. Fotolitografía cara componentes: máscara CNM167-SnO₂1
107. Depósito de V_2O_5
108. *Lift-off* de V_2O_5
109. Recocido a 350°C
110. Fotolitografía: máscara CNM167-SnO₂2
111. Depósito de ZnO
112. *Lift-off* de ZnO
113. Fotolitografía: máscara CNM167-SnO₂3
114. Depósito de SnO_2
115. *Lift-off* de SnO_2
116. Fotolitografía: máscara CNM167-SnO₂4
117. Depósito de CTO
118. *Lift-off* de CTO



Ataque anisotrópico y soldadura anódica vidrio/silicio

Para finalizar el proceso de fabricación queda realizar el ataque anisotrópico del silicio por la cara dorso y la soldadura anódica de las obleas de silicio procesadas con las obleas de vidrio micromecanizadas como se ha descrito en el capítulo anterior.

En primer lugar se realiza el grabado anisotrópico en KOH hasta dejar 10 μm , a continuación se procede a la realización de la soldadura anódica de las obleas y por último se acaba de realizar el grabado en KOH.



En la figura 4.9 se muestra una fotografía de un chip ya procesado con circuitería CMOS y una matriz de sensores de gases. A continuación, en la figura 4.10 se muestra cómo quedan las obleas una vez realizada la soldadura anódica

Una vez que se ha llevado a cabo la soldadura, no se tiene acceso a los pads y deben realizarse unos canales con la sierra en la oblea de vidrio a lo largo de los ejes X e Y para la apertura de los pads, igual que sucedía en el proceso de fabricación de la matriz de sensores (figura 4.5). Por último, se lleva a cabo el serrado individual de los chips. En las fotografías de las figuras 4.11 y 4.12 se muestran una vista frontal y dorsal del chip ya fabricado.

Posteriormente cada chip se encapsula individualmente, como puede verse en la fotografía de la figura 4.13.




Figura 4.9. Fotografía de un chip procesado con circuitería CMOS y una matriz de sensores de gases.




Figura 4.10: Fotografía de una oblea de vidrio micromecanizada soldada a una de silicio procesada




Figura 4.11: Fotografía frontal del chip




Figura 4.12: Fotografía dorsal del chip




Figura 4.13: Fotografía de un chip encapsulado.

4.5.1 Incidencias y puntos críticos en el proceso de fabricación

En este apartado se describen los principales problemas que han surgido durante la fabricación del dispositivo y su posterior solución así como la descripción de los puntos potencialmente más peligrosos.

Membrana del sensor

El grabado del nitruro de la membrana del sensor es un punto crítico en el proceso de fabricación debido a la poca selectividad que presenta el grabado del nitruro frente al polisilicio. Los dos niveles de polisilicio están expuestos (sin resina) en el grabado ya que en la zona CMOS no debe quedar nitruro, como puede verse en la figura 4.14.




Figura 4.14: Esquema del estado de la oblea antes del grabado del nitruro de la membrana de la matriz de sensores de gases.

Para proteger el polisilicio y evitar problemas futuros se realiza el depósito de una capa de óxido de 500 Å a modo de protección antes del depósito de nitruro. Con esta precaución no se han producido problemas en esta parte.

Apertura de contactos del óxido internivel

Otro de los puntos críticos de la fabricación es en la apertura de contactos del óxido internivel CMOS entre los niveles de polisilicio y aluminio. El problema aparece debido a la necesidad de abrir el contacto completamente y la poca selectividad que presenta el grabado de este óxido frente al nitruro de la membrana depositado anteriormente.

En la figura 4.15, se muestra un esquema del estado de la oblea durante el proceso para la apertura de contactos en el óxido internivel. En el dibujo puede verse cómo el nitruro está expuesto si se realiza sobreataque para asegurar la apertura de los contactos completamente.




Figura 4.15: Esquema del estado de la oblea durante la apertura de los contactos del óxido internivel

Es necesario llegar a un compromiso en el tiempo del grabado que permita abrir los contactos perfectamente sin dañar al nitruro. Tras realizar varias pruebas se ha visto que con un tiempo standard (20% de sobreataque) es suficiente para abrir completamente los contactos sin que el nitruro se vea apenas afectado.

Apertura de la pasivación CMOS

Debido al doble uso como pasivación CMOS y óxido internivel entre los dos niveles de platino, la máscara utilizada para grabar el óxido de pasivación (9.000 Å) debe abrir simultáneamente los pads del CMOS sobre aluminio y los del sensor sobre el primer nivel de platino.

Además de estas aperturas sobre el aluminio y el platino, es necesario grabar todo el óxido hasta llegar al silicio en las zonas donde se va a realizar la soldadura anódica con el vidrio. En estas zonas, este óxido tiene un espesor de unos 15.000 Å, de los cuales 9.000 son del óxido de pasivación y el resto han ido quedando de etapas anteriores. En la figura 4.16, se presenta un dibujo del estado de las obleas antes de la apertura del óxido de pasivación y las zonas donde es necesario abrir la pasivación.

Para la realización de este grabado se ha pensado en la posibilidad de utilizar una única máscara que abra todas las zonas a la vez. El principal problema que aparece al realizar este grabado es que el tiempo de grabado para la eliminación completa de los 15.000 Å

de óxido en las zonas de soldadura es alto siendo necesario hacer un recocido para endurecer la resina. Bajo estas condiciones, la resina sólo aguanta unos 9.000 Å por lo que sería necesario decapar y volver a hacer la fotolitografía con la misma máscara. Esto en principio no sería un problema.

Sin embargo, si se realiza el grabado con una única máscara, no puede eliminarse el óxido de pasivación que se han depositado sobre la membrana del nitruro, ya que una vez que se ha quitado este óxido, el grabado debe continuar hasta la eliminación de los 15.000 Å. De tal forma que una vez eliminados los 9.000 Å depositados sobre la membrana, se producirá el ataque del nitruro debido a la poca selectividad que presenta este ataque entre óxido y nitruro. Teniendo en cuenta lo anterior, esta zona debe quedar protegida con resina para que el nitruro y las capas depositadas bajo él no se vean gravemente afectadas, obteniéndose una membrana mixta de nitruro y 9.000 Å de óxido y por tanto muy frágil.




Figura 4.16: Esquema del estado de las obleas antes y después de la apertura del óxido de pasivación en las zonas de soldadura y en los pads de sensores y CMOS.

Aunque la opción anterior es viable, se ha pensado en la utilización de dos máscaras para obtener mejores resultados. La primera se va a utilizar para la eliminación de los 9.000 Å del óxido de pasivación sobre la membrana, en las ventanas de la soldadura anódica, en los pads del CMOS y del sensor. Con la segunda máscara se continuará el grabado de los óxidos hasta llegar al silicio en las zonas de soldadura. Este procedimiento es más conveniente para evitar sobreatacar los pads y la membrana del nitruro. El estado final de la oblea tras la apertura de la pasivación con dos máscaras puede verse en la figura 4.16. Finalmente, se ha optado por el uso de dos máscaras como se había descrito en el apartado anterior que describe el proceso de fabricación de estos dispositivos.

En la figura 4.17, se muestra una fotografía de los pads CMOS tras realizar la apertura del óxido de pasivación, con la primera máscara. Como puede verse en la fotografía, quedan perfectamente abiertos tras realizar la apertura del óxido de pasivación.




Figura 4.17: Fotografía de los pads CMOS tras realizar la apertura del óxido de pasivación.

Lift-off de Platino

Tras la realización del *lift-off* quedaron restos de resina y platino en las primeras obleas en algunas puntos, como pueden verse en la figura 4.18 izquierda. Para solucionar este problema se introdujeron las obleas afectadas en acetona y en un baño de ultrasonidos. Tras unos 4-5 minutos los restos de platino se habían eliminado totalmente (figura 4.18 derecha).

La aparición de restos de resina y platino tras el *lift-off* se debe al sobre-calentamiento de la resina durante el *sputtering* de platino. La principal razón de este calentamiento es la deformación de las obleas debido al estrés de las distintas capas depositadas anteriormente. Este hecho hace que la oblea sólo contacte en algunos puntos del soporte y no pueda disipar bien el flujo de calor generado durante el depósito del platino.

Para minimizar este problema en obleas posteriores, el depósito de platino se realizó en varias etapas en lugar de un único paso, dejando enfriar la oblea entre las diferentes fases del *sputtering*. Con este nuevo proceso el *lift-off* se realizó correctamente en el resto de obleas.




Figura 4.18: Fotografías de dos obleas tras la realización del lift-off de platino, en la de la izquierda han quedado restos de platino y en la de la derecha las pistas de platino están perfectamente definidas, se han eliminado los restos tras pasar por un baño de ultrasonidos.

Conclusiones

El proceso de fabricación de la estructura de vidrio/silicio para la integración de una matriz de sensores de gases engloba varias partes: procesado de las obleas de silicio, micromecanizado del vidrio (para la formación de columnas), soldadura anódica. A continuación, se lleva a cabo la apertura de los pads en el vidrio, el serrado de las obleas para la obtención de los chips individualmente y el encapsulado de los dispositivos en bases TO8.

El procesado de las obleas de silicio está basado en la tecnología microelectrónica. Los pasos más importantes del proceso son: difusión de boro en el silicio para su utilización como método de paro del ataque anisotrópico, depósito de capas dieléctricas delgadas (nitruro y óxido) para la formación de la membrana, definición de las resistencias calefactoras en platino o polisilicio y de los electrodos de platino y por último, el depósito de los materiales sensibles.

El juego de máscaras para la fabricación de una matriz de sensores de gases está formado por once máscaras. La primera va a utilizarse para definir los motivos de alineamiento, tres más para la definición de la membrana. Otras tres para definir la resistencia calefactora, el óxido internivel y los electrodos y por último cuatro más para los materiales sensibles a gases.

Se ha desarrollado una tecnología mixta que permite la integración monolítica de una matriz de sensores de gases y circuitería CMOS. Este proceso comprende tres partes, en primer lugar el micromecanizado de las obleas de vidrio mediante *sandblasting* y serrado mecánico para la definición de columnas y agujeros pasantes, en segundo lugar el procesado de las obleas de silicio y por último la soldadura anódica de ambas obleas.

El procesado de las obleas de silicio para la implementación de los sensores y la circuitería CMOS requiere 19 niveles, juego de máscaras CNM167. De las cuales, nueve se utilizan exclusivamente para la fabricación de diferentes componentes del sensor (membrana, materiales sensibles, resistencia calefactora y electrodos). El resto son para definir los diferentes niveles de un proceso CMOS (pozos, zonas activas, polisilicio, etc), los motivos de alineamiento y la apertura de las zonas para la soldadura anódica vidrio/silicio.

La fabricación está basada en la tecnología CMOS25 del CNM, a la que se han añadido algunas etapas intermedias para la definición de la membrana del sensor, así como dos bloques: uno anterior y otro posterior al CMOS standard. El primer bloque se realiza antes del bloque CMOS y sirve para la definición de las zonas dopadas p++ del sensor. El bloque CMOS se corresponde con el bloque CMOS25 pero incorpora unas etapas adicionales para la definición de la membrana dieléctrica del sensor. El bloque de post-proceso incluye las etapas correspondientes a la definición de la resistencia calefactora, los electrodos y los cuatro materiales sensibles a gases.

5 Caracterización de las estructuras de vidrio/silicio

En este trabajo se han fabricado dos tipos de dispositivos diferentes, el primero de ellos basado en una tecnología de sensores de gases y el segundo en una nueva tecnología basada en el proceso de fabricación CMOS al que se han añadido varias etapas para la integración en un mismo chip de una matriz de sensores de gases y los circuitos CMOS asociados.

Un paso previo a la caracterización de los dispositivos es el análisis de los principales parámetros tecnológicos para evaluar el proceso de fabricación y detectar posibles fallos o desviaciones de los valores esperados. Esta validación se realiza por medio de una serie de medidas eléctricas a nivel de oblea de un grupo de estructuras denominadas estructuras de test que son específicas para cada tecnología. Así, en la primera parte de este capítulo (apartado 5.1) se presentan los resultados de las medidas eléctricas llevadas a cabo en las estructuras de test para validar los dos procesos tecnológicos utilizados para la fabricación de la matriz de sensores de gases y los chips mixtos.

Una vez el proceso de fabricación ha terminado y los chips han sido encapsulados individualmente, se procede a analizar su comportamiento desde diferentes puntos de vista: eléctrico, térmico, químico y mecánico.

En el apartado 5.2 se presentan los resultados experimentales obtenidos para los dispositivos desde el punto de vista eléctrico y térmico llevados a cabo en el CNM para caracterizar los diseños con el objetivo de analizar el consumo y aislamiento térmico de los dispositivos fabricados.

La caracterización desde el punto de vista químico [154] se ha realizado en equipos especiales que poseen otros grupos que participan en el proyecto. El diseño de los circuitos y su posterior caracterización se ha llevado a cabo por el grupo de diseño de la Universidad de Barcelona. No se presenta ningún resultado sobre este punto en este capítulo, ya que forma parte de otros trabajos de tesis doctorales.

Finalmente, para analizar la robustez mecánica de este tipo de estructuras de vidrio/silicio se han efectuado una serie de pruebas mecánicas de vibración y choques térmicos descritas en el apartado 5.3.

5.1 Estructuras de test

En este apartado se describen brevemente las estructuras de test utilizadas para la verificación tecnológica de los dos procesos de fabricación descritos en el capítulo anterior y se dan los valores obtenidos para los principales parámetros de interés.

En primer lugar se presentan las estructuras de test para evaluar las resistencias por cuadro del platino y polisilicio en el proceso de fabricación de la matriz de sensores de gases sin circuitería CMOS (apartado 5.1.1).

A continuación en el apartado 5.1.2, se describen las estructuras de test para verificar el proceso de fabricación mixto que incluye una matriz de sensores de gases y circuitería CMOS. Dada la naturaleza mixta de esta nueva tecnología es necesario evaluar cada una de las dos partes: sensores de gases y circuitería. Las estructuras de test para verificar los sensores son las mismas que las del proceso de fabricación de la matriz de sensores de gases (sin CMOS) del apartado 5.1.1.

5.1.1 Estructuras de test del proceso de fabricación de los dispositivos que incluyen una matriz de sensores de gases sin circuitería CMOS

Para verificar el proceso de fabricación de la matriz de sensores de gases se han incorporado estructuras de test basadas en el método de *Van der Pauw* [155] que permite determinar el valor de la resistencia por cuadro (R/\square) de los materiales que forman parte de los calefactores. El valor de este parámetro es importante para la etapa electrónica de control ya que determinará el valor nominal de la resistencia calefactora.

Las resistencias calefactoras pueden ser de platino o polisilicio. El polisilicio es el material de puerta de los transistores CMOS de la tecnología CNM25, dopado tipo n con POCl_3 para disminuir su resistividad ajustando el valor de su resistencia por cuadro a 16-17 Ohm. En los diseños con resistencia calefactora de platino hay dos opciones, utilizar el mismo nivel que para los electrodos (platino-II) u otro diferente (resistencias enterradas: platino-I). Así, se ha implementado una estructura tipo CBR (*Cross-bridge resistor* [156]) para cada nivel de platino y polisilicio. En la figura 5.1 puede verse una fotografía de dichas estructuras, en este caso para los dos niveles de platino en una oblea de silicio ya procesada.




Figura 5.1: Fotografía de las estructuras de test, CBR, de la tecnología de sensores de gases para determinar los valores de la resistencia por cuadro de los dos niveles de platino.

Estas estructuras se han integrado en cada chip (122 chips por oblea), siendo posible el análisis del valor de estos parámetros a lo largo de la oblea (*wafers-map*). Los resultados obtenidos muestran una gran homogeneidad en los valores de las resistencias por cuadro de los tres materiales en las distintas obleas de proceso, siendo la variación máxima

inferior al 5 %. En la tabla 5.1 se muestran los valores medios obtenidos para cada uno de estos materiales al final del proceso de fabricación de la matriz de sensores de gases.

Parámetro	Valor
R/□ (Platino-I)	1.61 ± 0.06 Ω/□
R/□ (Polisilicio)	16.46 ± 0.36 Ω/□
R/□ (Platino-II)	1.62 ± 0.098 Ω /□

Tabla 5.1: Valores de los parámetros tecnológicos más importantes medidos en las estructuras de test al finalizar el proceso de fabricación de la matriz de sensores de gases sin circuitería CMOS.

A partir de las medidas se confirma que efectivamente la resistividad del polisilicio, 16.5 Ω/□, dopado con POC₃ es unas 10 veces superior a la del platino, 1.6 Ω/□.

5.1.2 Estructuras de test del proceso de fabricación de los dispositivos mixtos que incluyen una matriz de cuatro sensores de gases y la circuitería CMOS asociada

Para la fabricación de los dispositivos mixtos que incluyen una matriz de cuatro sensores de gases y la circuitería CMOS asociada se han utilizado dos tipos de oblea diferentes. Unas son las utilizadas habitualmente para la fabricación de sensores de gases y otras epitaxiadas, propias del proceso CMOS, a las que se ha pulido la cara dorso. Los valores obtenidos para las estructuras de test se van a dar para cada tipo de oblea en caso de que difieran, permitiendo de ese modo analizar la influencia del sustrato en los principales parámetros tecnológicos. No obstante, la elección de un tipo u otro de oblea no debe alterar apenas los resultados de las medidas, como se verificó anteriormente en los diferentes test tecnológicos previos a la fabricación descritos en el capítulo 3.

Debido a la naturaleza mixta de este proceso de fabricación se han diseñado dos grupos de estructuras de test diferentes para analizar cada una de las dos partes que forman los dispositivos (matriz de sensores de gases y circuitería CMOS).

Estructuras de test del proceso de fabricación mixto para evaluar la parte de sensores de gases

Las estructuras de test para el análisis de los parámetros tecnológicos de los sensores de gases son estructuras de tipo CBR iguales a las del apartado anterior (matriz de sensores de gases sin circuitería).

Se han implementado un CBR para cada nivel de platino (resistencia calefactora y electrodos). Hay un total de 61 grupos de estructuras de test distribuidas a lo largo de la oblea, una por cada chip. De ese modo, es posible analizar la uniformidad de cada parámetro a lo largo de la oblea (*wafer-map*). En la figura 5.2, se muestra a modo de ejemplo la buena uniformidad en la resistencia por cuadro del segundo nivel de platino existente en una oblea ya procesada. Tan sólo se observan variaciones inferiores al 3 % respecto al valor medio.

En la tabla 5.2, se presentan los valores medios de la resistencia por cuadro de los dos niveles de platino que se han obtenido a partir de las estructuras de test para los dos tipos de oblea.




Figura 5.2: Valores obtenidos para la resistencia por cuadro del segundo nivel de platino en una oblea delgada no epitaxiada.

Parámetro	Valor
R/□ (Platino-I)	$0.95 \pm 0.02 \Omega/\text{cuadro}$
R/□ (Platino-II)	$1.32 \pm 0.06 \Omega/\text{cuadro}$

Tabla 5.2: Valores medios obtenidos de las resistencias por cuadro para los dos niveles de platino.

Los valores de la resistencia por cuadro de los dos niveles de platino no coinciden. La explicación para esta variación es la dependencia de la resistencia por cuadro con el espesor de la pista del material, cuanto más gruesa sea la pista menor es el valor de la resistencia por cuadro [157, 158]. En este proceso de fabricación el espesor del primer nivel de platino es 200 nm y el segundo de 150 nm. De ese modo, el valor de la resistencia por cuadro del platino-I será inferior a la del platino-II, hecho que queda reflejado en la tabla 5.2.

El espesor de la bicapa de Ti/Pt en el proceso de fabricación de los dispositivos que incorporan únicamente una matriz de sensores de gases es idéntico al primer nivel de platino del proceso de fabricación de los dispositivos mixtos y sin embargo los valores encontrados para la resistencia por cuadro son diferentes. Esta dispersión se produce debido a la dependencia que presenta el valor de la resistencia por cuadro del platino con las características de su proceso de depósito, ya que en los dispositivos que no incluyen circuitería CMOS se depositó en el CNM y en los chips mixtos en el IPM por un problema técnico en la metalizadora del CNM.

Estructuras de test del proceso de fabricación mixto para evaluar la parte CMOS

Para la verificación tecnológica de la parte CMOS, se ha diseñado un chip de test específico para chequear las características de esta nueva tecnología. Hay 5 chips de test distribuidos a lo largo de la oblea. Cada uno de ellos contiene dos partes:

- Bloque de test CMOS diseñado específicamente por la Universidad de Barcelona para validar los circuitos CMOS diseñados para esta aplicación.
- Tiras de test standard de la tecnología CMOS25 en la que se basa este proceso de fabricación mixto

Bloque CMOS

El bloque de test CMOS está compuesto por cuatro bloques, como puede verse en la fotografía del bloque de test CMOS en una oblea ya procesada de la figura 5.3. Los dos primeros son para analizar los circuitos diseñados para la lectura de los materiales sensibles a través de los electrodos (integrador y oscilador). Los bloques tercero y cuarto forman parte del circuito de control de la resistencia calefactora.

La finalidad de este bloque de test CMOS es chequear los circuitos para el control y procesado de las señales de la matriz de sensores de gases de forma autónoma, sin necesidad de conectarlos a los electrodos ni a la resistencia calefactora de la matriz de sensores de gases. La información que puede extraerse a partir de él está relacionada únicamente con los circuitos, motivo por el cual los resultados que se obtienen a partir de dicho bloque no se van a dar en este trabajo.




Figura 5.3: Chip de test CMOS compuesto por: circuito integrador (1), circuito oscilador (2), bloques integrantes del bloque de control de la resistencia calefactora (3, 4)

Tira de test CMOS

La tira de test utilizada para la verificación tecnológica del proceso, es la estándar del CNM para la tecnología CMOS25 [159]. La tira de test contiene unas estructuras CBR,

iguales a las utilizadas para la verificación tecnológica de la parte de sensores, basadas en el método de *Van der Pauw* que permiten determinar el valor de la resistencia por cuadro de los dos niveles de polisilicio, aluminio y pozo n y a partir de ella la anchura de las pistas para cada material. Para la obtención de la resistencia de contacto entre diversos niveles de esta tecnología (metal-polisilicio, metal-n+ y metal-p+) se incluyen varias estructuras tipo *Kelvin* [142]. La tira de test también contiene una serie de transistores PMOS y NMOS para la extracción de los principales parámetros eléctricos.

Una vez que las obleas se han procesado incluyendo en el proceso CMOS25 standard las etapas adicionales (para definir la membrana dieléctrica de los sensores de gases semiconductores), se ha procedido a medir las tiras de test a nivel de oblea para verificar que los principales parámetros eléctricos de los transistores y los valores de las resistencias por cuadro y de contacto entre los distintos materiales integrantes del proceso CMOS permanecen dentro de los rangos habituales. Tras el depósito de los dos niveles de platino y los materiales sensibles a gases se ha vuelto a medir las estructuras de test para analizar posibles desviaciones.

Los valores medios de las resistencias por cuadro y de contacto obtenidos para este proceso de fabricación mixto se presentan en la tabla 5.3. También se proporciona el rango habitual de estos parámetros para el proceso standard CMOS25 para poder comparar con los valores para esta nueva tecnología.

Res. por cuadro y de contacto	Obleas CMOS	Obleas de sensores		Obleas epitaxiadas	
	Rango standard	Tras CMOS	Tras mater.	Tras CMOS	Tras mater.
$R_{\#N+}$ (Ω /cuadro)	28.17 - 30.38	29.49 ± 0.11	29.45 ± 0.05	29.95 ± 0.08	29.50 ± 0.12
W_{N+} (μm)	1.66 - 2.21	1.66 ± 0.06	1.78 ± 0.08	1.72 ± 0.19	1.79 ± 0.09
$R_{\#P+}$ (Ω /cuadro)	100.33 - 105.47	103.2 ± 0.59	104.1 ± 0.62	103.4 ± 0.23	101.2 ± 0.16
W_{P+} (μm)	1.77 - 2.2	1.79 ± 0.10	1.89 ± 0.14	1.84 ± 0.09	1.83 ± 0.08
$R_{\#Poly1}$ (Ω /cuadro)	12.99 - 17.68	15.32 ± 1.26	15.40 ± 1.69	17.44 ± 1.15	17.31 ± 1.25
W_{Poly1} (μm)	3.18 - 4.19	3.19 ± 0.34	3.21 ± 0.29	4.05 ± 0.23	3.62 ± 0.31
$R_{\#Poly0}$ (Ω /cuadro)	25.13 - 36.59	32.97 ± 0.64	32.23 ± 0.58	33.81 ± 0.62	34.79 ± 0.47
W_{Poly0} (μm)	2.88 - 3.68	3.07 ± 0.28	3.04 ± 0.16	3.38 ± 0.41	3.40 ± 0.13
$R_{\#NTUB}$ (Ω /cuadro)	1336.2 - 1718.1	2115.2 ± 21.6	2176.5 ± 19.6	1551.0 ± 15.2	1465.8 ± 23.6
$R_{\#Al}$ (Ω /cuadro)	0.025 - 0.035	0.033 ± 0.001	0.033 ± 0.001	0.032 ± 0.001	0.033 ± 0.000
$R_{CAI/Poly0}$ (Ω)	0 - 22.42	22.31 ± 3.41	23.09 ± 2.56	15.05 ± 5.65	18.27 ± 1.26
$R_{CAI/Poly1}$ (Ω)	0 - 10.41	8.17 ± 5.15	7.78 ± 4.23	11.66 ± 3.19	11.87 ± 2.13
$R_{CAI/N+}$ (Ω)	0 - 80.16	76.67 ± 7.56	70.00 ± 5.16	69.13 ± 6.23	41.67 ± 6.59
$R_{CAI/P+}$ (Ω)	0 - 36.06	35.27 ± 6.21	34.62 ± 5.98	35.43 ± 3.25	32.13 ± 2.94

Tabla 5.3: Resistencias por cuadro y de contacto obtenidos en obleas delgadas de sensores y epitaxiadas pulidas doble cara.

Se observan dispersiones en los valores de la resistencia por cuadro del polisilicio entre los dos tipos de sustratos. Estas diferencias se han podido producir debido a alguna pequeña variación en el proceso de depósito o de dopaje del polisilicio, ya que estos parámetros no se ven afectados por el tipo de oblea utilizado. No obstante, en ambos casos permanecen dentro del rango habitual para el proceso standard CMOS25.

La mayor dispersión respecto a los valores CMOS standard se da para la resistencia cuadro del pozo N en obleas delgadas no epitaxiadas, aunque es de esperar que no afecte a los circuitos ya que los principales parámetros eléctricos de los transistores permanecen inalterados, como puede verse en la tabla 5.4.

Los valores medios de los principales parámetros de los transistores MOS obtenidos para un lote de obleas epitaxiadas pulidas doble cara y obleas de sensores, delgadas no epitaxiadas, procesadas con la nueva tecnología mixta se muestran en la tabla 5.4. Para evaluar mejor estos parámetros también se proporciona el rango habitual para un proceso standard CMOS25.

Parámetros eléctricos transistores	Obleas CMOS	Obleas de sensores		Obleas epitaxiadas	
	Rango std.	Tras CMOS	Tras mater.	Tras CMOS	Tras mater.
V_{Th-n} (30x30) (V) Tensión umbral transistor NMOS 30x30	0.82-1.00	0.90 ± 0.02	0.91 ± 0.03	0.94 ± 0.05	0.91 ± 0.01
B_n (A/V) Ganancia transistor NMOS 30x30	47.24-58.39	55.12 ± 0.40	56.11 ± 0.36	53.58 ± 0.13	50.41 ± 0.25
$V_{Th-campo_n}$ (V) Tensión umbral transistor de campo NMOS	17.34-20.28	20.12 ± 0.31	20.20 ± 0.12	20.11 ± 0.28	20.54 ± 0.24
V_{Th-p} (30x30) (V) Tensión umbral transistor PMOS 30x30	-1.35 / -1.09	-1.15 ± 0.06	-1.27 ± 0.08	-1.11 ± 0.02	-1.14 ± 0.05
B_p (A/V) Ganancia transistor P	14.44-17.79	17.57 ± 0.10	17.24 ± 0.15	17.06 ± 0.13	17.71 ± 0.26
$V_{Th-campo_p}$ (V) Tensión umbral transistor de campo PMOS	-24.18/-20.19	-23.45 ± 0.21	-22.56 ± 0.19	-23.64 ± 0.15	-23.46 ± 0.08

Tabla 5.4: Comparativa de los parámetros eléctricos obtenidos para los transistores N y P en obleas de sensores y epitaxiadas para el proceso de fabricación de los dispositivos mixtos y los valores obtenidos para un proceso CMOS25 con obleas standard

A la vista de los resultados puede demostrarse que los parámetros de los transistores MOS están dentro de los rangos habituales. Por tanto, las celdas básicas de la tecnología CMOS25 siguen siendo válidas para esta tecnología mixta que permite la fabricación de sensores de gases y circuitería en el mismo chip.

5.2 Caracterización eléctrica de los dispositivos

La sensibilidad de los materiales sensibles a gases depende de la temperatura de trabajo, motivo por el cual, antes de utilizar estos chips como sensores es preciso calibrarlos para saber que potencia y potencial aplicar en cada momento para conseguir la temperatura de trabajo deseada en el área activa.

Para determinar la temperatura en la zona activa se va a utilizar la resistencia calefactora como sensor de temperatura. Esto es posible gracias a la dependencia lineal de la

resistencia de polisilicio y platino con la temperatura. De ese modo, el primer paso será determinar el coeficiente térmico (TCR) del platino y del polisilicio que relaciona temperatura y resistencia. Una vez conocido, bastará medir el valor de la resistencia en cada momento y a partir de él obtener la temperatura de trabajo en la zona activa.

Se han introducido unos sensores de temperatura de platino en el marco de silicio para verificar el aislamiento térmico del área activa en este tipo de estructuras. El platino es un material necesario en la fabricación del sensor de gases para la implementación de los electrodos, por lo que la introducción de este sensor de temperatura no supone un material o paso extra en el proceso de fabricación.

La caracterización térmica engloba varias partes:

- Estabilización de las resistencias de platino y polisilicio
- Cálculo del coeficiente térmico de las resistencias de platino y polisilicio que proporcione la relación entre su valor y la temperatura
- Determinación del aislamiento térmico para cada potencia aplicada midiendo las temperaturas en el área activa y en el marco de silicio
- Calibración de los distintos diseños en función de la potencia aplicada

5.2.1 Estabilización resistencias de platino y de polisilicio

Un punto importante a analizar antes de la calibración de las resistencias calefactoras del sensor es la estabilidad que presentan dichas resistencias a las temperaturas de trabajo y en caso necesario estabilizarlas previamente a su utilización.

Debido a la naturaleza policristalina del polisilicio, cuando se somete dicho material a altas temperaturas se produce un cambio en el valor de su resistividad debido a la recristalización del grano.

Previamente a este trabajo, se realizó un test en el CNM para analizar las derivas térmicas producidas a altas temperaturas (350-550 °C) en las resistencias de polisilicio [138]. La prueba consiste en analizar la evolución temporal de los valores normalizados de la resistencia calefactora al polarizar las resistencias con distintos voltajes, de tal modo que trabajen a diferentes temperaturas durante 1000 horas.

En la figura 5.4, se muestran los resultados obtenidos. Se observa un incremento del valor de la resistencia calefactora a lo largo del tiempo, especialmente en las primeras horas del test. Este efecto es más acusado en las muestras sometidas a más temperatura. No obstante, después de varios días las resistencias tienden a la saturación y las variaciones son menores del 2% para temperaturas de 350 °C.

La temperatura de trabajo de la matriz de sensores de gases no supera los 350 °C, por tanto, estas resistencias son válidas para este tipo de aplicación tras un periodo de estabilización previo a su uso.

El platino presenta mala adhesión con óxidos y nitruros de silicio, motivo por el cual es necesario la utilización de una capa de titanio para mejorar su adherencia. A temperaturas elevadas pueden producirse cambios químicos y microestructurales en esta

capa de Ti-Pt, lo que se traduce en un cambio de las propiedades eléctricas de la bicapa y por tanto una variación tanto en el valor nominal de la resistencia calefactora como en el TCR. Estas alteraciones se producen sólo si se supera una cierta temperatura, pero por debajo de ella el platino es un material estable. Afortunadamente, estos efectos se dan a temperaturas superiores a la de trabajo de la matriz de sensores de gases [160-163], motivo por el cual no es necesario estabilizar estas resistencias.




Figura 5.4. Evolución de la resistencia calefactora de polisilicio para diferentes temperaturas [160]

Igual que en el caso anterior, se ha analizado la evolución temporal de las resistencias de platino para un voltaje aplicado equivalente a una temperatura de trabajo de referencia de 300°C durante 1000 horas. En la figura 5.5, se muestran los resultados obtenidos y se confirma que efectivamente el platino es un material estable para la temperatura de trabajo de la matriz de sensores de gases.




Figura 5.5. Evolución de la resistencia de platino para una temperatura de trabajo de 300° C

5.2.2 Cálculo del TCR del platino y del polisilicio

El procedimiento seguido para determinar el TCR del platino y del polisilicio es introducir los dispositivos encapsulados, en bases TO8, en una estufa con la ayuda de un soporte de teflón (ver figura 5.6) y medir el valor de la resistencia para diferentes temperaturas.

Los puntos (T, R) se van a obtener a partir de una rampa de temperatura descendente, por tener una mayor estabilidad que la de subida y se han medido con un termómetro digital Keithley KE 740 y un multímetro respectivamente. Para una mayor precisión en la determinación de la temperatura se ha introducido el termopar del termómetro junto al sensor en el interior de la estufa.




Figura 5.6: Soporte de teflón del sensor que se introducirá en la estufa para el cálculo del TCR del polisilicio y el platino.

En la figura 5.7 se muestran las curvas de calibración $R(T)$ para las resistencias de platino y polisilicio. La dependencia de la resistencia con la temperatura es lineal en ambos casos y puede ajustarse del siguiente modo:

$$R(T) = R_0 [1 + \alpha (T - T_0)] \quad [1]$$

donde

T_0 = temperatura ambiente

R_0 = valor de la resistencia a temperatura ambiente

α = coeficiente térmico obtenido a partir de la calibración (TCR)

Una vez determinado el TCR para cada material, puede determinarse en cada momento la temperatura a partir del valor de la resistencia de platino o polisilicio mediante la siguiente ecuación:

$$T = T_0 + 1/\alpha [R/R_0 - 1] \quad [2]$$

donde los valores para T_0 y R_0 serán los valores de temperatura y resistencia iniciales y el valor del coeficiente térmico α será el obtenido en la calibración.




Figura 5.7: Curva de calibración de las resistencias de platino y polisilicio en función de la temperatura.

El valor del coeficiente térmico de la resistencia de polisilicio presenta una gran dispersión en la literatura, debido a la fuerte dependencia de dicho coeficiente con el proceso de síntesis. Muchos autores reportan los cambios producidos en función del proceso de depósito, del tipo de dopaje (tipo p o tipo n) y su concentración [164-168]. Los valores encontrados en la literatura para el TCR del polisilicio van desde -0.008 hasta 0.003 K^{-1} . No obstante, el polisilicio utilizado como resistencia calefactora en sensores de gases habitualmente está dopado con fósforo para disminuir su resistividad y el rango habitual del TCR es $0.0006-0.0012 \text{ K}^{-1}$ [45, 160, 169]. Para los dispositivos que se han fabricado en este trabajo el valor del TCR obtenido para el polisilicio a partir de la curva de calibración de la figura 5.7 es 0.000855 K^{-1} , que como puede verse está dentro del rango habitual.

El rango de variación del TCR del platino es muy inferior al del polisilicio, su valor depende del tipo de proceso utilizado para el depósito del platino [171]. Los valores más altos se obtienen para el platino depositado mediante evaporación (0.003 K^{-1}) y los menores para el depositado mediante *sputtering* (0.001 K^{-1}). Tras la calibración de las resistencias de los dispositivos fabricados se ha obtenido un valor de 0.002194 K^{-1} para el TCR del platino. Este valor es similar a los reportados para este mismo tipo de aplicación en sensores de gases: 0.0023 K^{-1} [160], 0.0020 K^{-1} [171], 0.0024 K^{-1} [172], 0.00203 K^{-1} [173].

5.2.3 Medidas eléctricas en oblea: Resistencias calefactoras

El valor nominal de las resistencias calefactoras es un parámetro importante de la estructura ya que se van a utilizar para calentar el área activa del dispositivo. De su valor dependerá del voltaje o intensidad necesarios para alcanzar la temperatura de trabajo de la zona activa.

Hay que diferenciar varios grupos en los chips fabricados. La primera clasificación viene dada por el material utilizado para las resistencias (platino o polisilicio) y la segunda por los diferentes diseños existentes (resistencias enterradas o al mismo nivel que los electrodos). En la tabla 5.5 se muestran los valores medios de las resistencias calefactoras a temperatura ambiente obtenidos a partir de los dispositivos fabricados en las diferentes obleas.

Nº Di.	Características de la resistencia	Material	Valor medio
1	Matriz cuatro sensores Resistencia calefactora no enterrada	Platino-II	$512 \pm 9 \Omega$
2	Matriz cuatro sensores Resistencia calefactora enterrada	Platino-I	$307 \pm 11 \Omega$
		Polisilicio	$3.11 \pm 0.08 \text{ k}\Omega$
3	Matriz dos sensores Res. calefactora enterrada sensor 1	Platino-I	$148 \pm 3 \Omega$
		Polisilicio	$1.53 \pm 0.02 \text{ k}\Omega$
3	Matriz dos sensores Res. calefactora enterrada sensor 2	Platino-I	$152 \pm 4 \Omega$
		Polisilicio	$1.53 \pm 0.06 \text{ k}\Omega$
4	Matriz cuatro sensores/CMOS Resistencia calefactora enterrada	Platino-I	$34.13 \pm 1.05 \Omega$

Tabla 5.5: Valores medios para las distintas resistencias calefactoras.

A la vista de estos resultados puede concluirse que:

- Los valores de las resistencias calefactoras de polisilicio presentan valores aproximadamente 10 veces superiores a las resistencias de platino, como era de esperar, ya que el cociente entre las resistencias por cuadro de ambos materiales está alrededor de ese valor.
- Existe una dispersión menor al 5% de los valores nominales de las resistencias calefactoras en todos los diseños, como puede verse en la tabla 5.5.

5.2.4 Análisis del aislamiento térmico en los diferentes diseños

Para calentar el área activa de la matriz de sensores de gases se va aplicar un cierto voltaje a la resistencia calefactora. El incremento de la temperatura se debe al calor disipado por el calefactor, cuanto más potencia se suministre mayor temperatura se alcanzará en la zona activa.

En este apartado se va a caracterizar el aislamiento térmico entre la zona activa y el marco exterior de silicio en función de la potencia aplicada en todos los diseños.

Aislamiento térmico entre la zona activa de la matriz de cuatro sensores y el marco exterior de silicio

El procedimiento para determinar el aislamiento térmico de la zona activa consiste en aplicar una rampa de tensión a la resistencia calefactora y medir simultáneamente el valor de la resistencia calefactora y de la resistencia ubicada en el marco de silicio, parte exterior del chip. A partir de estos valores de las resistencias y del TCR se obtendrá la temperatura en la zona activa y en el marco mediante la ecuación [2].

La principal diferencia entre los diferentes diseños para la matriz de cuatro sensores de gases viene dada por el material de la resistencia calefactora. Los chips fabricados pueden agruparse del siguiente modo:

- Diseño n ° 1: Resistencia calefactora en el mismo nivel de metalización de los electrodos: opción Platino-II
- Diseño n ° 2: Resistencia calefactora en diferente nivel de metalización de los electrodos: opción Platino-I
- Diseño n ° 2: Resistencia calefactora en diferente nivel de metalización de los electrodos: opción Polisilicio

En las figuras 5.8, 5.9 y 5.10 se muestran los valores obtenidos para la temperatura en la zona activa del sensor y en el marco exterior de silicio en función de la potencia aplicada a la resistencia calefactora de platino-II, platino-I y polisilicio respectivamente. Como puede verse, efectivamente existe muy buen aislamiento térmico entre la zona activa del sensor (zona central del chip) y la parte exterior (marco de silicio) en todos los casos. La zona central alcanza 300°C, manteniéndose la temperatura del marco exterior de silicio por debajo de los 35°C.




Figura 5.8: Curva obtenida para la temperatura en la zona central y en el marco de un chip con una matriz de cuatro sensores con resistencia calefactora de platino-II no enterradas para diferentes valores de potencia (Diseño 1).




Figura 5.8: Curva obtenida para la temperatura en la zona central y en el marco de un chip con una matriz de cuatro sensores de gases y resistencia calefactora de platino-I enterrada para diferentes valores de potencia (Diseño 2: opción platino).




Figura 5.10: Curva obtenida para la temperatura en la zona central y en el marco de un chip con una matriz de cuatro sensores de gases y resistencia calefactora de polisilicio no enterradas para diferentes valores de potencia (Diseño 2: opción polisilicio).

La geometría de la resistencia calefactora del primer diseño presenta alguna pequeña diferencia con respecto a la del segundo diseño provocada por la necesidad de evitar cruces de la resistencia calefactora de platino-II y los electrodos. No obstante, estas variaciones son mínimas y no afectan al aislamiento térmico del área activa de las estructuras de vidrio/silicio, hecho que queda constatado en las curvas de la figura 5.11.

El uso de platino o polisilicio desde el punto de vista del aislamiento térmico es indiferente, ya que en ambos casos se tiene la zona activa a 300°C manteniendo por debajo de los 35 °C el marco exterior de silicio. Sin embargo, la dependencia de la temperatura con la potencia es más lineal cuando la resistencia calefactora es de polisilicio que si es de platino (ver figuras 5.0 y 5.10).

De estos resultados puede concluirse que todas las opciones diseñadas para la matriz de cuatro sensores presentan el mismo tipo de aislamiento térmico independientemente del tipo de resistencia calefactora. En la figura 5.11 se presentan las curvas para cada tipo de diseño.

La potencia para alcanzar unos 300 °C en la zona activa es prácticamente la misma en todos los diseños. En la tabla 5.6, se muestran los valores de intensidad y voltaje necesarios para alcanzar los 300 °C en la zona activa para cada tipo de resistencia calefactora.




Figura 5.11: Curvas obtenida en los diferentes diseños de la matriz de cuatro sensores de gases para la temperatura en la zona central y en el marco del dispositivo, para diferentes valores de potencia. Puede verse el alto aislamiento térmico: la temperatura en el marco exterior no supera los 35°C cuando la zona activa alcanza los 300°C.

	Tipo de calefactor	T(°C) plataforma	T(°C) marco	P (mW)	R (Ω)	V (V)	I (mA)
1	No enterrada: Platino-II	309.6	32.4	219.4	857.1	13.7	16
1	No enterrada: Platino-II	330.2	35.9	259.5	933.3	16.8	18
2	Enterrada: Platino-I	250.9	29.0	156.0	578.6	9.5	16.4
2	Enterrada: Platino-I	299.1	34.1	208.5	621.9	11.38	18.3
2	Enterrada: Polisilicio	298.8	31.8	202.5	3600	27.0	7.5
2	Enterrada: Polisilicio	350.3	36.2	235.7	3691.6	22.5	8.0

Tabla 5.6: Valores de las temperaturas en la zona activa y el marco para diferentes potencias aplicadas a la resistencia calefactora (de polisilicio o platino).

La elección del material (platino o polisilicio) para la resistencia calefactora depende de las especificaciones del sistema ya que las resistencias de platino son menores, por lo que para una misma potencia necesitan menor voltaje (aproximadamente la mitad) que las de polisilicio. Por el contrario para las de polisilicio el valor de la intensidad que circula es menor. Hay que tener en cuenta estas diferencias a la hora de definir el montaje o circuitería de excitación y medida de los dispositivos.

Aislamiento térmico entre la zona activa de la matriz de dos sensores de gases y el marco exterior de silicio

En este tipo de diseño se ha pensado en dos sensores que pueden trabajar a diferentes temperaturas, por tanto interesa analizar además del aislamiento frente al marco de silicio, el aislamiento térmico entre estas dos zonas activas independientes.

El procedimiento a seguir es igual al utilizado en los diseños anteriores, la temperatura se calculará a partir del valor de las resistencias y del TCR correspondiente mediante la ecuación [2]. Para determinar la temperatura en las dos zonas activas se va a utilizar la resistencia calefactora de cada una de ellas y para el marco un sensor de temperatura de platino ubicado allí.

Para verificar la independencia de los dos sensores integrados en dos plataformas de silicio aisladas térmicamente, se ha realizado la medida de la temperatura en cada uno de ellos cuando se calienta sólo un sensor. Las figuras 5.12 y 5.13 muestran las curvas de temperatura obtenidas para cada plataforma en función de la potencia aplicada mediante la resistencia calefactora de platino o polisilicio a un único sensor.

La dependencia de la temperatura del área activa tiene una dependencia lineal con la potencia aplicada (ver gráfica figura 5.13) cuando las resistencias calefactoras son de polisilicio, al igual que sucedía para la matriz de cuatro sensores de gases el uso de platino o polisilicio es indiferente desde el punto de vista del aislamiento térmico. En ambos casos, cuando la temperatura en la zona activa que se está calentando alcanza una temperatura de 300 °C, la plataforma de silicio donde está integrado el otro sensor permanece por debajo de los 60°C y el marco exterior de silicio por debajo de los 34 °C. De ese modo, los resultados confirman que existe un buen aislamiento entre ambos y así es viable que estos dos sensores trabajen independientemente sin apenas interferencias térmicas entre ellos.




Figura 5.12: Curvas obtenidas para la temperatura en las dos zonas activas independientes de la matriz de dos sensores de gases y en el marco exterior cuando se aplica diferentes valores de potencia a la resistencia calefactora de platino de la plataforma nº 1.




Figura 5.13: Curvas obtenidas para la temperatura en las dos zonas activas independientes de la matriz de dos sensores de gases y en el marco exterior cuando se aplica diferentes valores de potencia a una de las dos resistencias calefactoras de polisilicio.

En la tabla 5.7 se presentan los valores de intensidad y voltaje necesarios para aportar a la resistencia calefactora (de polisilicio o platino) la potencia necesaria para alcanzar los 300 °C en la zona activa. Al igual que sucedía anteriormente, es necesario recalcar las

diferencias existentes en el valor de la intensidad y el voltaje para una misma potencia aplicada en cada caso.

Dis.	Tipo de calefactor	T(°C) plat. 1	T(°C) plat. 2	T(°C) marco	P (mW)	R (Ω)	V (V)	I (mA)
3	Platino-I	299.2	59.2	35.1	136.3	221.7	5.5	24.8
3	Platino-I	341.3	66.7	37.4	180.0	234.6	6.5	27.7
3	Polisilicio	299.0	59.8	30.2	130.3	1105.4	12.0	10.9
3	Polisilicio	327.2	65.6	31.6	149.5	1134.3	13.0	11.5

Tabla 5.7: Valores de intensidad y voltaje necesarios para aportar a la resistencia calefactora (de polisilicio o platino) la potencia necesaria para alcanzar los 300 °C en la zona activa.

Aislamiento térmico del chip mixto que incluye una matriz de cuatro sensores de gases con circuitería CMOS

En la figura 5.14 se presentan las curvas obtenidas para la temperatura en la zona activa de la matriz de sensores de gases (zona a alta temperatura) y en el marco exterior donde está integrada la circuitería CMOS para diferentes valores de potencia aplicados a la resistencia calefactora. Los resultados confirman que la temperatura en el marco de silicio (zona de los circuitos CMOS) no supera los 45 °C cuando el área activa se encuentra a 300 °C, hecho que confirma la viabilidad de este tipo de estructuras de vidrio/silicio para la integración conjunta de sensores de gases y circuitos en el mismo chip con un bajo consumo.




Figura 5.14: Curvas obtenidas para la temperatura en la zona activa de la matriz de sensores de gases y en el marco exterior donde está integrada la circuitería CMOS para diferentes valores de potencia.

Efecto de membrana de silicio en el aislamiento térmico de la estructura con y sin membrana de silicio

Para verificar el alto aislamiento que proporciona la membrana de nitruro, se ha realizado una variación en el proceso de fabricación que consiste en parar el ataque anisotrópico por la cara dorso cuando quedaba un espesor de silicio de 10 μm en toda la oblea, espesor de la plataforma de silicio que queda bajo el área activa de los sensores en el caso normal. De ese modo, se obtienen dispositivos con una membrana mixta de 3.000 \AA de nitruro y de 10 μm de silicio.

La figura 5.15 muestra las curvas obtenidas para la temperatura frente a la potencia suministrada en este diseño en el caso de tener la membrana de nitruro y silicio. Comparando con el caso anterior (membrana de nitruro), queda demostrado que la estructura pierde gran parte de su aislamiento. De ese modo, se necesita un mayor aporte de potencia para alcanzar en la zona activa la temperatura de trabajo debido a las pérdidas de calor a través de esta capa de 10 μm de silicio.




Figura 5.15: Gráfica de temperatura frente a la potencia suministrada para dispositivos con una matriz de cuatro sensores con y sin membrana de silicio

La potencia que se necesita para calentar el área activa de los diseños a 300 $^{\circ}\text{C}$ (1380 mW) es unas cinco veces superior que se necesitaban en el caso de tener sólo una membrana de nitruro (215 mW). Además, la falta de aislamiento térmico provoca un calentamiento del marco exterior de silicio hasta alcanzar los 150 $^{\circ}\text{C}$ frente a los 35 $^{\circ}\text{C}$ cuando la zona activa está bien aislada, como puede verse en la tabla 5.8. Esta elevada temperatura, 150 $^{\circ}\text{C}$, hace imposible el correcto funcionamiento de los circuitos CMOS y por tanto su integración en el mismo chip.

Membrana	Potencia (mW)	Temperatura en la plataforma central	Temperatura en el marco de silicio
10 μm de silicio + 3.000 Å de nitruro	1380	300 °C	152 °C
3.000 Å de nitruro	215	300 °C	34 °C

Tabla 5.8: Tabla con los valores de potencia necesaria para obtener una temperatura de 300 °C en el área activa del sensor y temperatura en el marco exterior de silicio

Puede concluirse que la membrana de silicio incrementa enormemente el consumo de la matriz de sensores de gases debido a la gran pérdida en el aislamiento en este tipo de estructuras. Esta opción ha sido evaluada en este caso, en el resto de diseños no se va a contemplar porque se obtendrían resultados similares.

5.2.5 Consumo de los diferentes diseños

Los datos experimentales corroboran el alto aislamiento de este tipo de estructuras, consiguiéndose temperaturas elevadas manteniendo el marco exterior del chip a baja temperatura. La temperatura óptima de trabajo para los materiales sensibles integrados en estas estructuras es de 300 °C. Bajo estas condiciones la temperatura en el marco de silicio se mantiene por debajo de los 35 °C.

La elección del material (platino o polisilicio) para la resistencia calefactora depende de las especificaciones del sistema. En ambos casos la potencia suministrada para alcanzar la temperatura de trabajo es la misma, aunque la elección de un material u otro vendrá determinado por el tipo de montaje o la circuitería de excitación y medida de los dispositivos.

En la tabla 5.9 se da el consumo de cada tipo de diseño para alcanzar una temperatura de trabajo de 300 °C en la zona activa del sensor y también el consumo por sensor.

Nº Diseño	Características	Material resistencia	Consumo (mW)	Consumo/sensor (mW)
1	Cuatro sensores	Platino-II	215	54
2	Cuatro sensores	Polisilicio	205	51
2	Cuatro sensores	Platino-I	210	52
3	Dos sensores	Polisilicio	130	130
3	Dos sensores	Platino-I	135	135
4	Cuatro sensores/CMOS	Platino-I	225	56

Tabla 5.9: Consumo de los diferentes diseños para alcanzar una temperatura de trabajo de 300 °C

El consumo para las tres opciones de la matriz de cuatro sensores de gases integrados en la misma plataforma de silicio es similar (205-215 mW). La dispersión entre los diseños 1 y 2 con resistencias de platino, se debe a la diferente geometría de la resistencia. No obstante, esta dispersión es inferior al 3% por lo que no es un factor importante. Lo

mismo sucede con el tipo de material, la elección de polisilicio o platino produce un cambio de 5 mW en el consumo. Así, ninguno de estos dos parámetros es un punto decisivo desde el punto de vista del consumo.

El mismo efecto se observa en la matriz de dos sensores de gases independientes implementados en dos plataformas aisladas, donde la elección de platino o polisilicio para la resistencia calefactora produce una dispersión en el consumo inferior al 5%.

Los diseños con cuatro materiales sensibles con o sin circuitería CMOS presentan un menor consumo por sensor, ya que con la potencia total aplicada se han calentado los cuatro sensores a la vez, por lo que la potencia equivalente por sensor será una cuarta parte, es decir entre 51 y 56 mW/sensor según el diseño. El consumo de estos dispositivos sensores es comparable con el de los sensores de gases micromecanizados comerciales que reportan valores desde 30 mW hasta 100 mW dependiendo del modo y temperatura de operación [174].

Cada tipo de diseño tiene una serie de ventajas e inconvenientes. Además de presentar un menor consumo por sensor, el diseño con cuatro materiales es mejor desde el punto de vista de la selectividad del dispositivo, porque permite una mayor separación de los gases combinando las señales de los cuatro. No obstante, en el caso en que los materiales sensibles deban trabajar a diferentes temperaturas sólo podrá usarse el diseño con dos plataformas independientes.

5.3 Análisis de la robustez mecánica de las estructuras de vidrio/silicio: Pruebas mecánicas y térmicas

Las estructuras de vidrio/silicio se han caracterizado desde el punto de vista mecánico y térmico para demostrar la robustez de este tipo de estructuras. En la tabla 5.10, se presenta un resumen de las diferentes pruebas llevadas a cabo que simulan posibles condiciones extremas de funcionamiento durante la vida del sensor. El procedimiento elegido es el standard para los estudios de fiabilidad en sensores y microsistemas [175].

Prueba	Clase	Condiciones	Equipo
Mecánicas	Vibraciones sinusoidales	100-400 Hz; Amplitud 25 g Ciclos de 10 minutos en los tres ejes	Controlador digital de vibración
	Vibraciones aleatorias	50-2000 Hz 0.02 g ² /Hz, 6.21 grms, Ciclos de 15 minutos en los tres ejes	Controlador digital de vibración
	Sobrepresión	Hasta 5 bares	Calibrador de presión
Térmicas	Ciclos térmicos	-65°C a +150°C 300 ciclos (150h)	Cámara climática Vötsch
	HTOB (<i>High temperature operating bias</i>)	150°C, 1000h Resistencias calefactoras polarizadas con diferentes voltajes	Cámara climática Vötsch

Tabla 5.10: Resumen principales pruebas realizadas en las estructuras de vidrio/silicio para analizar su estabilidad mecánica

Durante todos los experimentos se va a monitorizar el valor de las resistencias calefactoras. De ese modo se obtiene información sobre la ruptura de las membranas y las variaciones en el valor de la resistencia debido al estrés generado en los tests térmicos y mecánicos. El criterio seguido para dar por superada cada prueba es que el valor de la resistencia permanezca en un rango en torno al 5% de su valor nominal inicial.

Antes y después de la realización de cada prueba se realiza una inspección visual de cada muestra para discernir entre los posibles fallos debidos al conexionado y los casos reales de membranas rotas.

Todas las pruebas se han realizado para los diseños que incluyen sólo la matriz de cuatro sensores de gases sin circuitería CMOS encapsulados en bases TO8. Las principales conclusiones de cada test se presentan a continuación.

5.3.1 Pruebas mecánicas

Para determinar la robustez mecánica de la estructura de vidrio/silicio se han realizado diferentes pruebas de vibraciones y sobrepresión.

El rango para las primeras pruebas de vibración sinusoidal va desde 100 a 400 Hz con una amplitud de 25 g (máxima aceleración permitida para el controlador digital de vibración). Estas pruebas se han realizado a temperatura ambiente (25 °C) y a 350 °C (temperatura de trabajo para sensores de gases) aplicando ciclos de 10 minutos en los tres ejes. Los resultados obtenidos demuestran que no se han producido daños en las muestras incluso en los tests considerados en principio más agresivos debido al estrés térmico extra causado por los 350 °C.

Posteriormente, se llevaron a cabo experimentos de vibraciones aleatorias más agresivos (hasta 2000 Hz). Bajo estas condiciones, se aplicaron vibraciones sinusoidales en cada eje durante 15 minutos con variaciones aleatorias en un rango de 50 a 2000 Hz. De nuevo, todas las membranas pasaron estas pruebas para 350 °C.

Este tipo de experimentos demuestra que debido a la baja inercia de las membranas y a la protección que proporciona el vidrio no se producen rupturas ni variaciones importantes en el valor de la resistencia de los calefactoras. Únicamente se ha detectado un caso en el que los hilos del conexionado no han permanecido soldados.

Finalmente, las estructuras se sometieron a sobrepresión hasta alcanzar valores de 5 bares sin que se produzcan ninguna ruptura en el vidrio ni en las membranas de los dispositivos.

5.3.2 Choques térmicos

En estos experimentos se ha medido y registrado los diferentes valores para las resistencias calefactoras en estados intermedios de las pruebas para detectar posibles desplazamientos de los valores iniciales que servirán como indicadores de la estabilidad de la estructura.

La primera prueba consiste en someter a estos dispositivos a ciclos térmicos de 30 minutos de duración pasando de un valor bajo a uno alto de temperaturas. Estos ciclos se iteran durante 150 horas, momento en que el test se da por finalizado. Este experimento permite analizar las posibles rupturas que pueden producirse en los dispositivos debido al estrés mecánico que puede producirse debido a los diferentes valores de los coeficientes de expansión térmica de los materiales cuando las muestras pasan repentinamente de una temperatura baja (-65 °C) a una relativamente alta temperatura (150 °C). Tras la realización de esta prueba no se han detectado fallos ni en las soldaduras de los hilos del conexionado ni existen variaciones en el valor de las resistencias.

La segunda prueba térmica HTOB (*High Temperature Operating Bias*) consiste en introducir las muestras en una cámara climática a 150 °C durante 1000 horas con los dispositivos a 400 °C. Los resultados para los valores de las resistencias calefactoras de platino no muestran ninguna variación. En el caso del polisilicio dichas resistencias no presentan desplazamientos significativos en las muestras previamente estabilizadas.

5.4 Caracterización química

La caracterización química de la matriz de sensores de gases se ha realizado en los equipos especiales que poseen otros grupos que participan en el proyecto. Se ha medido la respuesta de los materiales sensibles $\text{Cr}_{1.8}\text{Ti}_{0.2}\text{O}_{3+z}$ (CTO), ZnO, SnO_2 , WO_3 y V_2O_5 a diferentes concentraciones de gases para varias temperaturas. En la figura 5.16 se muestra los cambios inducidos en el valor de la resistencia de los materiales sensibles durante la exposición a H_2 (100 ppm), CO (50 ppm), NO_2 (2 ppm) y NH_3 (100 ppm) en aire sintético con una humedad del 50% a una temperatura de trabajo de 400°C.




Figura 5.16: Cambios inducidos en el valor de la resistencia de los materiales sensibles durante la exposición a H_2 (100 ppm), CO (50 ppm), NO_2 (2 ppm) y NH_3 (100 ppm) una T^a de 400°C [154].

Los óxidos metálicos muestran diferentes comportamiento bajo la misma concentración de gases. La respuesta de los óxidos metálicos tipo-p (CTO) presenta un comportamiento inverso que los de tipo-n (ZnO, SnO₂, WO₃ y V₂O₅) en presencia de los gases. En la figura 5.16 puede verse que efectivamente el CTO aumenta el valor de su resistencia mientras que en los óxidos metálicos tipo n disminuye.

El único material sensible al NO₂ es el ZnO y el V₂O₅ sólo responde a la presencia de NH₃. Este hecho puede utilizarse en el análisis de la composición de una mezcla de gases.

Conclusiones

El primer punto analizado en este capítulo es la determinación de los principales parámetros tecnológicos propios de cada proceso de fabricación (con y sin circuitería) a nivel de oblea antes de la soldadura anódica y el serrado de los chips.

Las estructuras de test para el proceso de fabricación de la matriz de sensores de gases sin circuitería CMOS permiten determinar los valores de la resistencia por cuadro de los niveles de platino y polisilicio. Los resultados confirman que la resistencia por cuadro del polisilicio presenta un valor aproximado diez veces superior a la del platino.

Para verificar el proceso de fabricación de los chips mixtos que incluyen una matriz de sensores de gases y la circuitería CMOS asociada, requiere el uso de dos grupos de estructuras de test, cada una de ellas para la verificación los principales parámetros de cada tecnología.

Los resultados confirman que no existen variaciones importantes en las características de los transistores MOS y por tanto las celdas básicas de la tecnología CMOS25 siguen siendo válidas para esta tecnología mixta que permite la fabricación de sensores de gases y circuitería en el mismo chip.

Una vez comprobado que el proceso de fabricación en ambos casos es correcto, se ha procedido a la caracterización eléctrica de los dispositivos ya encapsulados. El primer paso es el análisis de la estabilidad de las resistencias calefactoras. Tras estudiar la evolución de la resistencia calefactora de polisilicio polarizada con diferentes potenciales, se concluye que es necesario la estabilización de dichas resistencias de polisilicio antes de su utilización. La misma prueba se realizó con resistencias de platino confirmando que éste es un material estable a la temperatura de trabajo de la matriz de sensores de gases (300 °C) y por tanto no necesita de una estabilización previa.

Para determinar la temperatura en el área activa de los dispositivos se va a utilizar la resistencia calefactora gracias a la dependencia lineal que presenta con la temperatura. Las curvas de calibración para el TCR del polisilicio y del platino dan valores de $8.55 \cdot 10^{-4} \text{ K}^{-1}$ para el polisilicio y de $2.19 \cdot 10^{-3} \text{ K}^{-1}$ para el platino.

Los datos experimentales confirman en todos los diseños el alto aislamiento térmico entre la zona activa (plataforma central de silicio) y el marco exterior del chip en este tipo de estructuras, pudiendo alcanzar los 300°C en la zona central manteniendo la temperatura en la zona fría por debajo de 35°C. Del mismo modo, se verifica un alto

aislamiento entre las dos plataformas de silicio en el diseño de una matriz de dos sensores de gases implementados en dos plataformas de silicio independientes.

La elección del material (platino o polisilicio) para la resistencia calefactora depende de las especificaciones del sistema ya que las resistencias de platino son menores, por lo que para una misma potencia necesitan menor voltaje (aproximadamente la mitad) que las de polisilicio. Por el contrario para las de polisilicio el valor de la intensidad que circula es menor. Hay que tener en cuenta estas diferencias a la hora de definir el montaje o circuitería de excitación y medida de los dispositivos.

Los diseños con cuatro materiales sensibles presentan un consumo entre 51 y 56 mW/sensor según el diseño. La potencia suministrada para alcanzar los 300° C en la matriz de dos sensores de gases es de 130 y 135 mW por sensor con resistencias calefactoras de polisilicio y platino respectivamente.

El uso de una matriz de cuatro o dos sensores depende de las necesidades del dispositivo. La matriz de cuatro sensores presenta un menor consumo por sensor y una mayor selectividad combinando las señales de los cuatro pero no permite que los sensores trabajen a diferentes temperaturas de trabajo.

La robustez mecánica de las estructuras de vidrio/silicio ha sido testada mediante unas pruebas de vibración mecánica, sobrepresión y choques térmicos. Tras los experimentos no se han detectado daños en las muestras.

6 Conclusiones

Se ha diseñado y fabricado una estructura de vidrio/silicio para la implementación de un sistema para la detección de gases con un alto aislamiento térmico y una elevada robustez mecánica, grandes ventajas frente a los sensores de gases convencionales. El dispositivo está formado por una plataforma micromecanizada de silicio (donde se colocan los materiales sensibles) y un marco exterior. Ambas zonas están conectadas a través de unas columnas de vidrio.

Se han diseñado cuatro opciones diferentes para la matriz de sensores de gases:

- Matriz de cuatro sensores con diferentes materiales sensibles integrados en una misma plataforma central de silicio calentada por una única resistencia calefactora. Los cuatro sensores trabajan a la misma temperatura.
- Matriz de dos sensores de gases implementados en dos plataformas de silicio independientes en una misma membrana de nitruro. Cada plataforma posee una resistencia calefactora de tal modo que los dos sensores pueden trabajar a diferente temperatura, gracias al aislamiento térmico entre ambas plataformas.
- El último diseño combina en un mismo chip una matriz de cuatro sensores de gases y los circuitos para el control de la temperatura de trabajo de la zona activa a través de la resistencia calefactora y la lectura de las señales de los sensores mediante las resistencias de los electrodos.

El micromecanizado de vidrio es una parte importante en el proceso de fabricación de este tipo de estructuras. El mejor método para la definición de columnas con una alta verticalidad es el serrado mecánico. Se pueden conseguir columnas de 800 μm de altura con secciones transversales hasta 150x150 μm^2 . En las estructuras para la implementación de los chips mixtos también es necesario la definición de agujeros pasantes en las zonas CMOS además de las columnas. En este trabajo se ha demostrado que la combinación de *sandblasting* y serrado mecánico es un buen método para la definición de columnas y agujeros pasantes en el vidrio. La calidad de la superficie de las columnas es buena y permite la soldadura anódica con obleas de silicio.

Antes del procesado de las obleas de silicio para la fabricación de los dispositivos que incluyen una matriz de sensores de gases sin circuitería CMOS, se han realizado una serie de estudios tecnológicos con el objetivo de mejorar los procesos más complicados como el análisis de las diferentes técnicas para la fabricación de membranas con bajo estrés y la optimización de la secuencia de las etapas finales del proceso de fabricación (soldadura anódica y ataque anisotrópico).

Los sensores de gases y la electrónica están basados en dos procesos tecnológicos diferentes. Para la fabricación de un chip mixto que incluya una matriz de sensores de gases y circuitería CMOS se ha seleccionado el proceso de fabricación estándar de circuitos integrados del CNM y se han incluido los pasos extras necesarios para la incorporación de los elementos de la matriz de sensores de gases. Para evitar al máximo

los cambios en el proceso CMOS, los pasos adicionales se van a incorporar antes y después del bloque CMOS siempre que sea posible.

Se han realizado una serie de test para analizar la compatibilidad y definir la secuencia de esta nueva tecnología mixta. Los resultados de estas pruebas confirman que es posible integrar monolíticamente sensores de gases semiconductores con su electrónica de control y procesado, aunque este proceso requiere materiales y etapas no estándares del CMOS.

Se han diseñado dos tipos de dispositivos diferentes, uno de ellos incluye una matriz de sensores de gases y el otro además incorpora circuitería CMOS en el mismo chip. El proceso de fabricación de cada uno de ellos es diferente pero en ambos casos engloba varias partes:

- Procesado de las obleas de silicio basado en la tecnología microelectrónica de depósito y grabado mediante fotolitografía de capas delgadas sobre silicio
- Micromecanizado del vidrio
- Ataque anisotrópico del silicio por la cara dorso para la formación de la membrana y soldadura anódica
- Apertura de contactos en el vidrio, serrado de las obleas y encapsulado

Una vez finalizados los dos procesos de fabricación se han verificado mediante las estructuras de test. Los resultados confirman que no existen variaciones importantes en las características de los transistores MOS y por tanto las celdas básicas de la tecnología CMOS25 siguen siendo válidas para esta tecnología mixta que permite la fabricación de sensores de gases y circuitería en el mismo chip.

Los datos experimentales confirman en todos los diseños el alto aislamiento térmico entre la zona activa del sensor (plataforma central de silicio) y el marco exterior del chip. Así, es posible alcanzar los 300°C en la zona central manteniendo la temperatura en la zona fría por debajo de 35°C. Del mismo modo, se verifica el alto aislamiento entre las dos plataformas de silicio en los diseños de dos sensores de gases de tal forma que puedan trabajar a diferentes temperaturas.

Los diseños con cuatro materiales sensibles presentan un consumo de 50-55 mW/sensor, mientras que la potencia suministrada para alcanzar los 300° C en la matriz de dos sensores de gases es de 130-140 mW por sensor.

La robustez mecánica de las estructuras de vidrio/silicio ha sido testada mediante unas pruebas de vibración mecánica, sobrepresión y choques térmicos. Tras los experimentos no se han detectado daños en las muestras demostrando la buena estabilidad mecánica de estos tipos de estructuras de vidrio/silicio.

Para finalizar, se identifican posibles extensiones o trabajos futuros de esta tesis.

Inicialmente se pensó en esta estructura para la fabricación de una matriz de sensores de gases para el control de calidad del aire en cabinas de coches y aviones, pero gracias a la versatilidad de este dispositivo puede extrapolarse en el futuro a otro tipo de

aplicaciones (medioambientales, domésticas o industriales) que requieran el uso de un sistema de detección de gases robusto con un bajo consumo.

La elevada robustez de este tipo de sustratos permite la combinación de técnicas de depósito de capas delgadas y gruesas de óxidos metálicos sensibles sobre una misma zona activa. De ese modo, se consigue un aumento de la selectividad y sensibilidad de la matriz de sensores de gases para ciertas concentraciones.

Una vez demostrada que la integración CMOS es posible, el procesamiento de las obleas de silicio puede llevarse a cabo con una *foundry* comercial que permita optimizar la electrónica.

Para abaratar el coste de los chips pueden sustituirse las capas delgadas depositadas mediante *sputtering* por otros óxidos metálicos de capa gruesa que no necesiten máscara para su depósito. Otra opción para reducir el precio de los dispositivos es la elección de una *foundry* con un nivel de polisilicio que posea un valor de la resistencia por cuadro bajo, de tal forma que se pueda utilizar el polisilicio como resistencia calefactora simplificando el proceso. No obstante, en ese caso se produce mayor deriva térmica en el valor de la resistencia del calefactor que si se utiliza platino.

La combinación de vidrio y silicio para obtener microestructuras robustas con áreas aisladas térmicamente es muy interesante para otro tipo de microsistemas diferentes de los sensores de gases, como sensores de flujo, de humedad o termopilas. Del mismo modo, y gracias al desarrollo tecnológico que se ha llevado a cabo es posible la fabricación de un multisensor que contenga diferentes tipos de sensores y circuitería CMOS.

De los párrafos anteriores puede concluirse que las principales líneas de investigación que se desprenden de este trabajo pueden agruparse en los siguientes puntos:

- Búsqueda de otras aplicaciones diferentes para la matriz de sensores de gases
- Optimización de la electrónica
- Combinación de capas gruesas y delgadas para mejorar la selectividad
- Reducción del coste de los dispositivos mediante el uso de resistencias calefactoras de polisilicio y capas gruesas que no requieran máscaras para su depósito
- Aplicación de las tecnologías desarrolladas en este trabajo a otros microsistemas

7 Referencias

- [1] W. H. Brattain, J. Bardeen, *Bell Systems Tech. J.* 32 (1953) 1
- [2] T. Seiyana, A. Kato, K. Fukiishi, M. Nagatani, A new detector for gaseous components using semiconductive thin films, *Anal. Chem.* 34 (1962) 1502-1503
- [3] M. Taguchi, Gas detecting device, U.S. Patent 3,631,436 (1971)
- [4] Sang Woo Lee, Ping Ping Tsai, Haydn Chen, Comparison study of SnO₂ thin and thick-films gas sensors, *Sensor and Actuator B* 67 (2000) 122-127
- [5] L. Bruno, C. Pijolat, R. Lalauze, Tin dioxide thin film gas sensor prepared by chemical vapour deposition. Influence of grain size and thickness on the electrical properties, *Sensors and Actuators, B* 18-19 (1994) 195-199
- [6] W. Göpel, K.D. Schierbaum, SnO₂ sensors: current status and future prospects, *Sensors and Actuators B* 27-29 (1995) 1-12
- [7] M. Jaeglet, J. Woellenstein, T. meisinger, G. Mueller, T. Becker, C. Bosch-v.Braunmühl, Micromachined thin film SnO₂ gas sensors in temperature pulsed operation mode, *Eurosensors, XIII* (1998) 225-228
- [8] C. N. R. Rao, A. R. Raju, K. Vijayamohan, Gas-sensors materials, *Proceedings of new material* (1992) 1-37
- [9] D. Lee, Fabrication and sensing characteristics of micro gas sensor for nitrogen oxides gas detection, *Transducers* 99, 1028-1031
- [10] I. Hayakawa, Y. Iwamoto, K. Kikuta, S. Hirano, Gas sensing properties of platinum dispersed- TiO₂ thin film derived from precursor, *Sensors and Actuators B* 62 (2000) 55-60
- [11] E. Comini, G. Sberveglieri, M. Ferroni, G. Martinelli, TiO: A novel material for NO₂ monitoring, *Eurosensors XIII* (1999), 851-854
- [12] M. Penza, C. Martucci, V.I. Anisimkin, L. Vasanelli, Deposition of doped and updoped ZnO thin films for gas sensors, *Mater. Sci. Forum* 203 (1996) 137-142
- [13] M. Penza, C. Martucci, G. Cassano, NO_x gas sensing characteristics of WO₃ thin films activated by noble metals (Pd, Pt, Au) layers, *Sensors and Actuators B* 50 (1998) 52-59
- [14] I. Sayago, J. Gutiérrez, L. Arés, J. I. Robla, M. C. Horrillo, J. Getino, J. A. Agapito, The interaction of different oxidizing agents on doped tin oxide, *Sensors and Actuators B* 24-25 (1995) 512-515
- [15] F. Quaranta, R. Rella, P. Siciliano, S. Capone, M. Epifani, L. Vasanelli, Sol-gel thin oxide films activated with Pd, Pt and Os and their application for monitoring air pollutants, *Eurosensors XIII* (1999) 89-92
- [16] Catálogo FIGARO
- [17] M. S. Sze, *Physics of Semiconductor Devices*, John Wiley & Sons, New York 1981
- [18] Petersen, K.E., Silicon as a mechanical material *Proceedings of the IEEE*, vol.70, No.5, p. 420-456, May 1982
- [19] S. Möller, J. Lin, E. Obemeier, Material and design considerations for low-power microheater modules for gas sensor applications, *Sensor and Actuators B*, 24-25 (1995) 343-364
- [20] R. E. Cavicchi, J. S. Suehle, K. G. Kreider, M. Gaitan, P. Chaparala, Optimized Temperature Pulse Sequence for the Enhancement of Chemically-Specific Response Patterns from Micro-Hotplate Gas Sensors, *Transducers'95, The 8th*

- International Conference on Solid-state Sensors and Actuators and Eurosensors IX, Sweden, June 25-29, 1995
- [21] MIGAS, Microsistemas de gases integrados en estructuras térmicamente aisladas, TIC95-0981, Informe final
- [22] M. A. Martín, J. P. Santos, H. Vasquez, J. A. Agapito, Study of the interferences of NO₂ and CO in solid state commercial sensors, Eurosensors XII (1998), 1036-1039
- [23] S. Capone, P. Siciliano, L. Vasanelli, N. Barsan and U. Weimar, Application of a micro-hotplate gas sensors array to the analysis of CO/CH₄ gas mixtures by pattern recognition and multicomponent analysis methods, Eurosensors XIV, pp. 67-69.
- [24] Suehle, J.S.; Cavicchi, R.E.; Gaitan, M.; Semancik, S.; Tin oxide gas sensor fabricated using CMOS micro-hotplates and in-situ processing Electron Device Letters, IEEE, Volume: 14 Issue: 3, March 1993 Page(s): 118–120
- [25] Zhenan Tang; Lie-Yi Sheng; Chan, P.C.H.; Sin, J.K.O.; A CMOS compatible integrated gas sensor Electron Devices Meeting, 1996., IEEE Hong Kong, 29 June 1996, Page(s): 9–12
- [26] Srivastava, A.; George, N.; Gas sensor fabricated in commercial CMOS technology. System Theory, 1996., Proceedings of the Twenty-Eighth Southeastern Symposium on, 31 March-2 April 1996, Page(s): 343–347
- [27] D. G. Rickerby, N. Wächter, M. C. Horrillo, J. Gutiérrez, I. Gràcia and C. Cané. Structural and dimensional control in micromachined integrated solid state gas sensors, Sensors and Actuators B: Chemical, Volume 69, Issue 3, 25 October 2000, Pages 314-319
- [28] Rajnish K. Sharma, Zhenan Tang, Philip C. H. Chan, Johnny K. O. Sin and I-Ming Hsing. Compatibility of CO gas sensitive SnO₂/Pt thin film with silicon integrated circuit processing. Sensors and Actuators B: Chemical, Volume 64, Issues 1-3, 10 June 2000, Pages 49-53.
- [29] D. Wijngaards, M. Bartek and R. F. Wolffenbuttel. Silicon IC process compatible thin metal film post-processing module, Sensors and Actuators A: Physical, Volume 68, Issues 1-3, 15 June 1998, Pages 419-428.
- [30] Laconte, J.; Dupont, C.; Flandre, D.; Raskin, SOI CMOS compatible low-power microheater optimization and fabrication for smart gas sensor implementations. Sensors, 2002. Proceedings of IEEE, Volume: 2, 2002. Page(s): 1395–1400
- [31] Udrea, F.; Gardner, J.W.; SOI CMOS gas sensors. Sensors, 2002. Proceedings of IEEE, Volume: 2, 2002 Page(s): 1379-1384
- [32] Covington, J.A.; Udrea, F.; Gardner, J.W.; Resistive gas sensor with integrated MOSFET micro hot plate based on an analogue SOI CMOS process. Sensors, 2002. Proceedings of IEEE, Volume: 2, 2002. Page(s): 1389–1394
- [33] Barrettino, D.; Graf, M.; Zimmermann, M.; Hierlemarm, A.; Baltes, H.; Hahn, S.; Barsan, N.; Weimar, U.; A smart single-chip micro-hotplate-based chemical sensor system in CMOS-technology. Circuits and Systems, 2002. ISCAS 2002. IEEE International Symposium on, Vol.: 2, 2002 Page(s): 157–160
- [34] Afridi, M.Y.; Suehle, J.S.; Zaghoul, M.E.; Berning, D.W.; Hefner, A.R.; Semancik, S.; Cavicchi, R.E.; A monolithic implementation of interface circuitry for CMOS compatible gas-sensor system. Circuits and Systems, 2002. ISCAS 2002. IEEE International Symposium on, Volume: 2, 26-29 May 2002 Page(s): II-732 -II-735 vol.2
- [35] D. I. Pomerantz, U.S. Patent No. 3 397 278, U.S. Patent No. 2 417 459, 1968.

- [36] G. Wallis, D. I. Pomerantz, "Field assisted glass-metal sealing", *Journal Applied Physics*, vol. 40, no10, pp. 3946-3949, Sept. 1969.
- [37] J. A. Plaza, H. Hong, J. Esteve, New bulk accelerometer for triaxial detection, Late news in the proceedings of Transducers'97, 16-19 of June, Chicago, Illinois, USA, pp. 1231-1232, 1997.
- [38] C. Cané, F. Campabadal, J. Esteve, M. Lozano, A. Götz, J. Santander, Ch. Burrer, J. A. Plaza, L. pAhun, S. Marco, A technology for the monolithic fabrication of a pressure sensor and related circuit, *Proceedings Eurosensors VIII*, 1994
- [39] M. J. López, J. A. Plaza, I. Gràcia, and C. Cané, A μ -hotplate for gas sensors are based on anodic bonding silicon/glass, CDE-01, *Conferencia de Dispositivos Electrónicos*, Granada (Spain), Feb. 15-16, 2001
- [40] E. Belloy, A. Sayah, M. A. M. Gijs, Micromachined of glass inertial sensors. *J. Microelectromech. Syst.* 11 (1) (2002) 85-90
- [41] M. A. Gretillat, F. Paoletti, P. Thiebaud, S. Roth, M. Koudelka-Hep, N. F. Rooij, A new fabrication method for borosilicate glass capillary tubes with lateral inlets and outlets; *Sensors & Actuators A* 60 (1997) 219-222
- [42] A. Götz, I. Gracia, J. A. Plaza, C. Cané, P. Roetsch, H. Bötner, K. Seibert, A novel methodology for manufacturability of robust CMOS semiconductor gas sensor arrays. *Sensors & Actuators B* 77 (2001) 395-400
- [43] M. J. López, J. A. Plaza, A. Götz, J. Santander, L. Fonseca, I. Gràcia, C. Cané, Design and optimisation of thermomechanical structures for μ -hotplates, *MME'00, Micromechanics Europe 2000*, Uppsala (Sweden), 1-3 of October 2000
- [44] ANSYS Inc. Open and flexible simulation software solutions for every phase of product design. [On line]. Available: <http://www.ansys.com>
- [45] A. Götz, PhD. Thesis Universitat Autònoma de Barcelona, 1997
- [46] CORNING, Company product specification. Data sheet: Coming 7740 borosilicate Pyrex®, Coming Keramik, GmbH and Co., Abraham-Lincoln Strasse 30, D-65189 Wiesbaden, Germany.
- [47] HOYA, Company product specification (On line: <http://www.hoyaoptics.com>)
- [48] R.C. Weast, *CRC Handbook of Chemistry and Physics*, CRC Press, Boca Raton, Florida, 64th edition, 1984
- [49] S. Astié, A. M. Gué, E. Scheid, L.Lescouzeres, A. Cassagnes, Optimization of an integrated SnO₂ gas sensor using a FEM simulator, *Sensors and Actuators, A* 69 (1998), 205-211.
- [50] J. C. Lambropoulos, M. R. Jolly, C. A. Amsden, S. E. Gilman, M. J. Sinicropi, D. Diakomihalis, Thermal conductivity of dielectric thin films, *J. Appl. Phys.* 66 (9) (1989) 4230-4242
- [51] O. Paul, H. Baltes, Thermal conductivity of CMOS materials for the optimisation of microsensors, *J. Micromech. Microeng.* 3 (1993) 110-112
- [52] Juergen Hildenbrand. Simulation and Characterisation of a Micromachined Gas Sensor and Preparation for Model Order Reduction. Diploma thesis
- [53] J. Wöllenstein, H. Böttner, M. Jaegle, W. J. , E. Wagner, Material properties and the influence of metallic catalysts at the surface of highly dense SnO₂ films, *Sensors and Actuators B* 70 (2000) 196-202
- [54] Base de datos de los materiales utilizados en MEMS, <http://mems.isi.edu>
- [55] *Semiconductor Sensors*, S. M. Sze, Ed. John Wiley & Sons, INC.
- [56] F. Udreá, J. W. Gardner, D. Setiadi, J. A. Covington, T. Dogaru, C. C. Lu and W.I. Milne Design and simulations of SOI CMOS micro-hotplate gas sensors,

- Sensors and Actuators B: Chemical, Volume 78, Issues 1-3, 30 August 2001, Pages 180-190.
- [57] O. Renault, D. Briand, G. Delabouglise, J. F. Currie and M. Labeau. Integration of a sensitive material to a silicon-based device for CO detection, Sensors and Actuators A: Physical, Volume 74, Issues 1-3, 20 April 1999, Pages 225-228
- [58] D. Lee, J. Lim, S. Lee, H. Kim, J. huh, D. Lee, Fabrication and sensing characteristics of microgas sensor for nitrogen oxides gas detection, Transducers'99, pp. 1028-1031
- [59] M. Jaegle, J. Wöllenstein, T. Meisinger, H. Böttner, G. Müller, T. Becker and C. Bosch-v.Braunmühl Micromachined thin film SnO₂ gas sensors in temperature-pulsed operation mode, Sensors and Actuators B: Chemical, Volume 57, Issues 1-3, 7 September 1999, Pages 130-134
- [60] M. C. Horrillo, I. Sayago, L. Arés, J. Rodrigo, J. Gutiérrez, A. Götz, I. Gràcia, L. Fonseca, C. Cané, E. Lora-Tamayo, Detection of low NO₂ concentrations with low power micromachined tin oxide gas sensors, Sensors and Actuators B: Chemical, Volume 58, Issues 1-3, 21 September 1999, Pages 325-329
- [61] D. Davazoglou and T. Dritsas. Fabrication and calibration of a gas sensor based on chemically vapor deposited WO₃ films on silicon substrates: Application to H₂ sensing, Sensors and Actuators B: Chemical, Volume 77, Issues 1-2, 15 June 2001, Pages 359-362
- [62] S. Astié, A. M. Gué, E. Scheid and J. P. Guillemet. Design of a low power SnO₂ gas sensor integrated on silicon oxynitride membrane, Sensors and Actuators B: Chemical, Volume 67, Issues 1-2, 10 August 2000, Pages 84-88
- [63] P. Fau, M. Sauvan. Gas sensor on silicon platform with nano sized tin oxide layer, Eurosensors XIV, 2000
- [64] D. Briand, A. Krauss, B. van der Schoot, U. Weimar, N. Barsan, W. Göpel and N. F. de Rooij. Design and fabrication of high-temperature micro-hotplates for drop-coated gas sensors, Sensors and Actuators B: Chemical, Volume 68, Issues 1-3, 25 August 2000, Pages 223-233
- [65] Alois Friedberger, P. Kreisl, E. Rose, G. Müller, G. Kühner, J. Wöllenstein and H. Böttner. Micromechanical fabrication of robust low-power metal oxide gas sensors, Sensors and Actuators B: Chemical, Volume 93, Issues 1-3, 1 August 2003, Pages 345-349
- [66] D. G. Rickerby, N. Wächter, M. C. Horrillo, J. Gutiérrez, I. Gràcia and C. Cané. Structural and dimensional control in micromachined integrated solid state gas sensors, Sensors and Actuators B: Chemical, Volume 69, Issue 3, 25 October 2000, Pages 314-319
- [67] Martin Heule and L. J. Gauckler Miniaturised arrays of tin oxide gas sensors on single microhotplate substrates fabricated by micromolding in capillaries, Sensors and Actuators B: Chemical, Volume 93, Issues 1-3, 1 August 2003, Pages 100-106
- [68] Wan-Young Chung, Jun-Woo Lim, Duk-Dong Lee, Norio Miura and Noboru Yamazoe. Thermal and gas-sensing properties of planar-type micro gas sensor, Sensors and Actuators B: Chemical, Volume 64, Issues 1-3, 10 June 2000, Pages 118-123
- [69] Jun-Woo Lim, Dae-Won Kang, Dae-Sik Lee, Jeung-Soo Huh and Duk-Dong Lee. Heating power-controlled micro-gas sensor array, Sensors and Actuators B: Chemical, Volume 77, Issues 1-2, 15 June 2001, Pages 139-144

- [70] W. Chung, J. Woo, D. Lee, N. Miura, N. Yamazoe, A new planar-type micro gas sensor in *Transducers'99*, pp.672-675
- [71] P. Negrini, D. Nobili, S.Solmi, Kinetics of Phosphorous predeposition in silicon using POCl_3 , *J. Electrochem. Soc.* 122 (9) (1975) 1254-1260
- [72] Martin Hausner, Johannes Zacheja and Josef Binder. Multi-electrode substrate for selectivity enhancement in air monitoring, *Sensors and Actuators B: Chemical*, Volume 43, Issues 1-3, September 1997, Pages 11-17
- [73] J. Puigcorbé, A. Vilà, J. Cerdà, A. Cirera, I. Gràcia, C. Cané and J. R. Morante. Thermo-mechanical analysis of micro-drop coated gas sensors, *Sensors and Actuators A: Physical*, Volumes 97-98, 1 April 2002, Pages 379-385
- [74] Wang Ping, Kong Liping, Wang Xiaoxiang and Li Jianping. The design of a new integrated gas sensor array based on FEA, *Sensors and Actuators B: Chemical*, Volume 66, Issues 1-3, 25 July 2000, Pages 66-69
- [75] A. Götz, I. Gràcia, C. Cané, E. Lora-Tamayo, M. C. Horrillo, J. Getino, C. García and J. Gutiérrez. A micromachined solid state integrated gas sensor for the detection of aromatic hydrocarbons, *Sensors and Actuators B: Chemical*, Volume 44, Issues 1-3, October 1997, Pages 483-487
- [76] Wan-Young Chung, Jun-Woo Lim, Duk-Dong Lee, Norio Miura and Noboru Yamazoe. Thermal and gas-sensing properties of planar-type micro gas sensor, *Sensors and Actuators B: Chemical*, Volume 64, Issues 1-3, 10 June 2000, Pages 118-123
- [77] Carole Rossi, Pierre Temple-Boyer and Daniel Estève. Realization and performance of thin $\text{SiO}_2/\text{SiN}_x$ membrane for microheater applications, *Sensors and Actuators A: Physical*, Volume 64, Issue 3, 31 January 1998, Pages 241-245
- [78] S. Astié, A. M. Gué, E. Scheid, L.Lescouzeres, A. Cassagnes, Optimization of an integrated SnO_2 gas sensor using a FEM simulator, *Sensors and Actuators*, A 69 (1998), 205-211
- [79] Guizhen Yan, Zhenan Tang, Philip C. H. Chan, Johnny K. O. Sin, I-Ming Hsing and Yangyuan Wang. An experimental study on high-temperature metallization for micro-hotplate-based integrated gas sensors, *Sensors and Actuators B: Chemical*, Volume 86, Issue 1, 30 August 2002, Pages 1-11
- [80] I. Jiménez, A. Cirera, A. Cornet, J. R. Morante, I. Gracia and C. Cané Pulverisation method for active layer coating on microsystems, *Sensors and Actuators B: Chemical*, Volume 84, Issue 1, 30 April 2002, Pages 78-82
- [81] E. Llobet, P. Ivanov, X. Vilanova, J. Brezmes, J. Hubalek, K. Malysz, I. Gràcia, C. Cané and X. Correig. Screen-printed nanoparticle tin oxide films for high-yield sensor microsystems, *Sensors and Actuators B: Chemical*, In Press, Corrected Proof, Available online 30 July 2003
- [82] Ulrich Hoefler, Harald Böttner, Arne Felske, Gerd Kühner, Klaus Steiner and Gerd Sulz. Thin-film SnO_2 sensor arrays controlled by variation of contact potential—a suitable tool for chemometric gas mixture analysis in the TLV range, *Sensors and Actuators B: Chemical*, Volume 44, Issues 1-3, October 1997, Pages 429-433
- [83] U. Hoefler, K. Steiner and E. Wagner. Contact and sheet resistances of SnO_2 thin films from transmission-line model measurements, *Sensors and Actuators B: Chemical*, Volume 26, Issues 1-3, May 1995, Pages 59-63
- [84] A.Ylinampa, V. Lantto and S. Leppävuori. Some differences between Au and Pt electrodes in SnO_2 thick-film gas sensors, *Sensors and Actuators B: Chemical*, Volume 14, Issues 1-3, June 1993, Pages 602-604

- [85] J. Golonka, J. Kozwski and B. W. Licznerski. The influence of the electrode material on the sensitivity of an SnO₂ thick-film gas sensor, *Sensors and Actuators B: Chemical*, Volume 19, Issues 1-3, April 1994, Pages 453-456
- [88] V. Demarne, A. Grisel, An integrated low power thin film CO gas sensor on silicon, *Sensors and Actuators* 13 (1988) 301-313
- [89] V. N. Mishra and R. P. Agarwal. Effect of electrode material on sensor response, *Sensors and Actuators B: Chemical*, Volume 22, Issue 2, November 1994, Pages 121-125
- [90] D. Lee, C. Shim, J. Lim, J. Huh, D. Lee and Y. Kim. A microsensor array with porous tin oxide thin films and microhotplate dangled by wires in air, *Sensors and Actuators B: Chemical*, Volume 83, Issues 1-3, 15 March 2002, Pages 250-255
- [91] C. Cané, I. Gràcia, A. Götz, L. Fonseca, E. Lora-Tamayo, M. C. Horrillo, I. Sayago, J. I. Robla, J. Rodrigo and J. Gutiérrez. Detection of gases with arrays of micromachined tin oxide gas sensors, *Sensors and Actuators B: Chemical*, Volume 65, Issues 1-3, 30 June 2000, Pages 244-246
- [92] W. Qu, W. Wlodarski, A novel multi-functional thin-film sensor for ozone, humidity and temperature, *Transducers* 99, 664-667
- [93] J. Wöllenstein, F. Volz, M. Jaegle, H. Böttner, W. J. Becker: CO/NO₂ gas mixture analysis using geometric modulated SnO₂ gas sensors for improved selectivity, *Proceedings 6th Micro Systems Technologies*, VDE-Verlag Berlin 1998
- [94] J. Wöllenstein, H. Böttner, M. Jaegle, W.J. Becker, E. Wagner, Material properties and the influence of metallic catalysts at the surface of highly dense SnO₂ -films, *Sensors and Actuators B: Chemical* 70 (1-2) (2000) 196 – 202
- [95] Heywang W.: *Amorphe und polykristalline Halbleiter*, Springer Verlag Berlin, New York (1984) 204
- [96] Anno Y., Maekawa T., Tamaki J., Egashira.: Hydrogen-sensing mechanism of zinc oxide varistor gas sensors, *Sensors and Actuators B: Chemical*, Volume 25 (1995), 843-850
- [97] Göpel W., Reactions of Oxygen with ZnO (101) Surfaces, *J. Vac.Sci.Technol.*15 (1978) 1298.
- [98] Esser P., Göpel W., Physical Adsorption on Single Crystal Zincoxide, *Surf.Sci.* 97 (1980) 309
- [99] Xu J., Qingyi Pan, Yu'an Shun and Zhizhuang Tian, Grain size control and gas sensing properties of ZnO gas sensor, *Sensors and Actuators B: Chemical* 66 (2000) 277-279
- [100] Yongki Min, Harry L. Tuller, Stefan Palzer, Jürgen Wöllenstein and Harald Böttner. Gas response of reactively sputtered ZnO films on Si-based micro-array, *Sensors and Actuators B: Chemical*, Volume 93, Issues 1-3, 1 August 2003, Pages 435-441
- [101] P.T. Moseley, D.E. Williams: A selective ammonia sensor, *Sensors and Actuators B* (1990) 113 – 115.
- [102] D. Niemeyer, D. E. Williams, P. Smith, K. P. E. Pratt, B. Slater, C. R. A. Catlow, and A. Marshall Stoneham. Experimental and computational study of the gas-sensor behaviour and surface chemistry of the solid-solution Cr₂ - xTi_xO₃ (x = 0.5). *Journal of Materials Chemistry*, 12:667–675, 2000.
- [103] P.J. Shaver: Activated tungsten oxide gas detector, *Appl. Phys. Lett.* 11 (1967) S. 255

- [104] Z. Ling, C. Leach and R. Freer. NO₂ sensitivity of a heterojunction sensor based on WO₃ and doped SnO₂, Journal of the European Ceramic Society, Volume 23, Issue 11, October 2003, Pages 1881-1891
- [105] Alexey A. Tomchenko, Gregory P. Harmer, Brent T. Marquis and John W. Allen. Semiconducting metal oxide sensor array for the selective detection of combustion gases, Sensors and Actuators B: Chemical, Volume 93, Issues 1-3, 1 August 2003, Pages 126-134
- [106] R. Ionescu, E. Llobet, J. Brezmes, X. Vilanova and X. Correig. Dealing with humidity in the qualitative analysis of CO and NO₂ using a WO₃ sensor and dynamic signal processing, Sensors and Actuators B: Chemical, Volume 95, Issues 1-3, 15 October 2003, Pages 177-182
- [107] Capteur Sensors & Analysers Ltd, data sheets
- [108] Catalini C., Pelino M., Sun H.T., Faccio M., Santucci S., Lozzi L., Passacantando M.: Cross sensitivity and stability of NO₂ sensors from WO₃ thin film, Sensors and Actuators B, Vol. 35-36, 1996, S. 112-118
- [109] Santucci S., Lozzi L., Passacantando M., Di Nardo S., Phani A.R.: Study of the surface morphology and gas sensing properties of WO₃ thin films deposited by vacuum thermal evaporation, J. Vac. Sci. Technol. A, vol. 17, Mar/Apr 1999, No.2, S. 644-649
- [110] Penza M., Tagliente M.A., Mirengi L., Gerardi C., Martucci C., Cassano G.: Tungsten trioxide (WO₃) sputtered thin films for NO_x gas sensors, Sensors and Actuators B, Vol. 50, 1998, S. 9-18
- [111] Dieguez, A.; Merino, J.L.; Casanova, R.; Bota, S.A.; Samitier, J.; Lopez, M.J.; Plaza, J.A.; Gracia, I.; Cane, C.; A CMOS monolithically integrated gas sensor array with electronics for temperature control and signal interfacing. In proceedings of 28th Annual Conference of the IEEE Industrial Electronics Society, IECON 02, Volume: 4, 5-8 Nov. 2002, Page(s): 2727 -2732 vol.4
- [112] SCHOTT, Company product specification. Data sheet: Borofloat®33. Wiesbaden, (On line: <http://www.schott.com/>)
- [113] <http://www.bullen-ultrasonics.com>
- [114] <http://www.jvs.de>
- [114] <http://www.mikroglass.com>
- [115] <http://www.planoptik.com>
- [116] <http://www.sensorprepservices.com>
- [117] <http://www.schott.com>
- [118] <http://www.LTF-GmbH.de>
- [119] <http://www.corning.com>
- [120] S. Shoji, H. Kikuchi, H. Torigoe, Low-temperature anodic bonding using lithium aluminosilicate-quartz glass ceramic, Sensor and Actuators A64, pp. 95-100 (1998)
- [121] Z. H. Fan and J. Harrison, Anal. Chem., Vol. 66, pp. 177-184 (1994)
- [122] T. Corman, P. Enoksson and G. Stemme, J. Micromech. Microeng. 8 pp. 84-87, (1998)
- [123] M. Duch, J. A. Plaza, C. Cané, Glass wet etching considerations. In the 13th Micromechanics Europe Workshop, MME'02, October 2002
- [124] M. A. Grétilat, F. Paoletti, P. Thiébaud, S. Roth, M. Koudelka-Hep and N. F. de Rooij, A new fabrication method for borosilicate glass capillary tubes with lateral inlets and outlets, Sensors and Actuators A: Physical, Volume 60, Issues 1-3, May 1997, Pages 219-222

- [125] D. I. Pomerantz, , U.S. Patent No. 3 397 278, U.S. Patent No. 2 417 459, 1968.
- [126] G. Wallis, D. I. Pomerantz, “Field assisted glass-metal sealing”, *Journal Applied Physics*, vol. 40, no10, pp. 3946-3949, Sept. 1969.
- [127] J. A. Plaza, μ -acelerometros de silicio, Tesis doctoral, Universidad Autónoma de Barcelona, 1997
- [128] H. Seidel, L. Csepregi, A. Heuberger, H. Baumgärtel, Anisotropic Etching of Crystalline Silicon in Alkaline Solutions, I. Orientation dependence and behavior of pasivation layers, *J. Electrochem. Soc.*, Vol. 137, No. 11, Nov., 1990
- [129] Gràcia, I.; Götz,A.; Plaza, J.A.; Cané, C; Roetsch, P.; Böttner, H.; Seibert, K. Low-power micromachined structures for gas sensors with improved robustness, In *Micromachined devices and Components VI*, Santa Clara, California, 18-19 September 2000. Bellingham, WA: SPIE-The International Society for Optical Engineering, 2000. p. 253-263. (Proceedings of the SPIE; 4176)
- [130] GlassGas, A Novel Methodology for Manufacturability of Robust CMOS Semiconductor Gas Sensor Arrays, Final Report, March 1999
- [131] H. Seidel, L. Csepregi, A. Heuberger, H. Baumgärtel, Anisotropic Etching of Crystalline Silicon in Alkaline Solutions, I.I Influence of Dopants, *J. Electrochem. Soc.*, Vol. 137, No. 11, Nov., 1990
- [132] E. Bassous and A.C. Lamberti, Highly Selective KOH-based Etchant for Boron-Doped Silicon Structures, *Microelectronic Engineering* 9, pp. 167-170 (1989)
- [133] X. Li, M. Bao and S. Shen, Maskless Etching of three Dimensional Silicon Structures in KOH, *Sensors & Actuators, A* 57, pp. 47-52, 1996.
- [134] V. Demarne, A. Grisel, Comparison of the thermomechanical behavior and power consumption between different integrated thin film gas sensor structure, *Transducers* 87.
- [135] U. Dibbern, A substrate for thin-films gas sensors in microelectronic technology, *Sensors and Actuators B* 2 (1990) 63-70
- [136] W. Lang, G. Mück, E. Rose, J. Bausells, K. Kühn, Stress compensation techniques in thin layers applied to silicon micromachined, *M.R.S.*, Dic. 92
- [137] I. George, P. Cemeli, B. Bonvalot, M. Wagener, A. Girard, A. Zarudiansky and J. Suski. Thin membranes with optimized thermomechanical properties for microsystem applications, *Sensors and Actuators A: Physical*, Volume 46, Issues 1-3, January-February 1995, Pages 38-42
- [138] I. Gràcia, J. Santander, C. Cané, M. C. Horrillo, I. Sayago and J. Gutierrez. Results on the reliability of silicon micromachined structures for semiconductor gas sensors, *Sensors and Actuators B: Chemical*, Volume 77, Issues 1-2, 15 June 2001, Pages 409-415
- [139] N.Sabaté, I.Gràcia, C.Cané, J.Puigcorbé, J.Cerdà, J.R.Morante,J.Berganzo, Compatibility of gas and flow sensor technology fabrication, In *Proceedings of Microtechnologies for the new millennium*, Maspalomas, 2003
- [140] N.Sabaté, *Microsistema per a la mesura de flux i de concentració de gasos*, Tesi Doctoral, Universitat de Barcelona, Novembre 2003
- [141] S.J. Procter,L.W.Linholm, and J.A. Mazer,“Direct Measurement of Interfacial Contact Resistance, and Interfacial Contact Layer Uniformity”, *IEEE Trans ED*,vol. ED-30, no. 11, pp. 1535-1542, Nov 1983.
- [142] K.W.J. Findlay,W.J.C. Alexander,and A.J. Walton, “The Effect of Contact Geometry on the Value of Contact Resistivity Extracted from Kelvin Structures”, *Proc 1989 IEEE International Conference on Microelectronic Test Structures*,pp. 133-138, Edinburgh, 13-14 March 1989.

- [143] J. Wöllenstein, G. Plescher, G. Kühner, H. Böttner, D. Niemeyer, and D.E. Williams. Preparation, morphology and gas-sensing behaviour of $\text{Cr}_2 - x\text{Ti}_x\text{O}_3+z$ thin-films on standard silicon wafers. *IEEE Sensor Journal*, 2 (5):403–408, October 2002.
- [144] Y. Min, H.L. Tuller, S. Palzer, J. Wöllenstein, H. Böttner, Gas response of sputtered ZnO films and its potential applications for smart sensor devices, in: *Proceedings of IMCS*, 2002.
- [145] J. Wöllenstein, M. Scheulin, M. Jaegle, and H. Böttner. Gas-sensitive characteristics and morphology of reactive evaporated V_2O_5 thin films. In *Proceedings of Eurosensors*, 2000. 101-102.
- [146] K Schjolberg-Henriksen, J A Plaza, J M Rafi, J Esteve, F Campabadal, J Santander, G U Jensen and A Hanneborg. Protection of MOS capacitors during anodic bonding. *J. Micromech. Microeng.* 12, No 4 (July 2002) 361-367
- [147] Hagleitner, C.; Lange, D.; Kerness, N.; Kummer, A.; Song, W.H.; Hierlemann, A.; Brand, O.; Balthes, H.; CMOS single-chip multisensor gas detection system. *The Fifteenth IEEE International Conference on Micro Electro Mechanical Systems*, 2002. Page(s): 244 -247
- [148] R. E. Oosterbroek, T. S. J. Lammerink, J. W. Berenschot, G. J. M. Krijnen, M. C. Elwenspoek and A. van den Berg. A micromachined pressure/flow-sensor, *Sensors and Actuators A: Physical*, Volume 77, Issue 3, 2 November 1999, Pages 167-177.
- [149] J. A. Plaza, J. Esteve and E. Lora-Tamayo. Simple technology for bulk accelerometer based on bond and etch back silicon on insulator wafers, *Sensors and Actuators A: Physical*, Volume 68, Issues 1-3, 15 June 1998, Pages 299-302
- [150] Alexandra Splinter, Jörg Stürmann, Olaf Bartels and Wolfgang Benecke. Micro membrane reactor: a flow-through membrane for gas pre-combustion, *Sensors and Actuators B: Chemical*, Volume 83, Issues 1-3, 15 March 2002, Pages 169-174
- [151] M. J. López, J. A. Plaza, I. Gràcia, C. Cané, J. Wöllenstein, G. Kühner, G. Plescher, H. Böttner, A technology for robust gas sensors, *MATCHEMS-01, Materials and Technologies for Chemical Sensors*, Brescia (Italy), Sep. 13-14, 2001
- [152] J. Cerdà, A. Cirera, A. Vilà, A. Cornet and J. R. Morante. Deposition on micromachined silicon substrates of gas sensitive layers obtained by a wet chemical route: a CO/CH_4 high performance sensor, *Thin Solid Films*, Volume 391, Issue 2, 16 July 2001, Pages 265-269
- [153] D. Briand, M. Labeau, J.F. Currie, G. Delabouglise, Pd-doped SnO_2 thin films deposited by assisted ultrasonic spraying CVD for gas sensing: selectivity and effect of annealing, *Sens. Actuators, B* 48. (1998) 395–402.
- [154] J. Wöllenstein, J. A. Plaza, C. Cané, Y. Min, H. Böttner and H. L. Tuller A novel single chip thin film metal oxide array, *Sensors and Actuators B: Chemical*, Volume 93, Issues 1-3, 1 August 2003, Pages 350-355
- [155] L. J. Van der Pauw, “A Method of measuring specific resistivity and hall effects of discs with arbitrary shape”, *Phillips Research Rep.*, vol 13, pp. 1-9, Jan 1958
- [156] M. G. Buehler, S.D. Grant, and W.R. Thurber, “Bridge and Van der Pauw sheet resistors for characterizing the line width of conducting layers”, *J. Electrochemical Soc - Solid State Technology*, vol. 125, no. 4, pp. 650-654, April 1978.
- [157] Smith, S.; Walton, A.J.; Bond, S.; Ross, A.W.S.; Stevenson, J.T.M.; Gundlach, A.M.; 16 Test structures for the electrical characterisation of platinum deposited

- by focused ion beam. Microelectronic Test Structures, 2002. ICMTS 2002. Proceedings of the 2002 International Conference on , 8-11 April 2002, Page(s): 157 –162
- [158] K. Tammeveski, T. Tenno, J. Niinistö, T. Leitner, G. Friedbacher and L. Niinistö Thermal preparation of thin platinum coatings and their electrochemical and atomic force microscopic characterization, Applied Surface Science, Volume 156, Issues 1-4, 2 February 2000, Pages 135-142
- [159] Joaquín Santander, Manuel Lozano, “Motivos de test para el test paramétrico de las tecnologías CNM25 y CNM175”. Nota técnica CNM, Octubre 1996
- [160] J. Puigcorbé Punzano, Anàlisi termomecànica d’estructures micromecanitzades per a sensors de gas. Tesis doctoral Universidad de Barcelona 2003.
- [161] J. Puigcorbé, D. Vogel, B. Michel, A. Vilà, I. Gràcia, C. Cané, J. R. Morante, “High temperature degradation of Pt/Ti electrodes in micro-hotplate gas sensor” J. Micromech. Microeng. 13 (2003) 548-556
- [162] Firebaugh, S.L.; Jensen, K.F.; Schmidt, M.A.; Investigation of high-temperature degradation of platinum thin films with an in situ resistance measurement apparatus Microelectromechanical Systems, Journal of , Volume: 7 Issue: 1 , March 1998, Page(s): 128 –135
- [163] Tsutsumi, K.; Yamashita, A.; Ohji, H.; The experimental study of high TCR Pt thin films for thermal sensors. Sensors, 2002. Proceedings of IEEE , Volume: 2 , 12-14 June 2002, Page(s): 1002 -1005 vol.2
- [164] Bendekovic, Z.; Biljanovic, P.; Grgec, D.; Polysilicon temperature sensor. Electrotechnical Conference, 1998. MELECON 98., 9th Mediterranean , Volume: 1 , 18-20 May 1998
- [165] Kumar, S.; Bouknight, L.; Modeling of polycrystalline silicon thermal coefficient of resistance. Integrated Reliability Workshop Final Report, 1999. IEEE International , 18-21 Oct. 1999 Page(s): 150 –151
- [166] Shuyun Wu, Qiao Lin, Yin Yuen and Yu-Chong Tai. MEMS flow sensors for nano-fluidic applications, Sensors and Actuators A: Physical, Volume 89, Issues 1-2, 20 March 2001, Pages 152-158
- [167] O.M. Paul, M. von Arx, H. Baltes, Process-dependent thermophysical properties of CMOS IC thin films, in: 8th International Conference of Solid State Sensors and Actuators Transducers '95 , Tech. Digest 1 1995 178–181.
- [168] P. J. French. Polysilicon: a versatile material for microsystems, Sensors and Actuators A: Physical, Volume 99, Issues 1-2, 30 April 2002, Pages 3-12
- [169] Lie-yi Sheng; Zhenan Tang; Jian Wu; Chan, P.C.H.; Sin, J.K.O.; A low-power CMOS compatible integrated gas sensor using maskless tin oxide sputtering. Solid State Sensors and Actuators, 1997. TRANSDUCERS '97 Chicago., 1997 International Conference on , Volume: 2 , 16-19 June 1997. Page(s): 939 -942 vol.2
- [170] F. Mailly, A. Giani, R. Bonnot, P. Temple-Boyer, F. Pascal-Delannoy, A. Foucaran and A. Boyer. Anemometer with hot platinum thin film, Sensors and Actuators A: Physical, Volume 94, Issues 1-2, 31 October 2001, Pages 32-38
- [171] D. Briand, A. Krauss, B. van der Schoot, U. Weimar, N. Barsan, W. Göpel and N. F. de Rooij. Design and fabrication of high-temperature micro-hotplates for drop-coated gas sensors, Sensors and Actuators B: Chemical, Volume 68, Issues 1-3, 25 August 2000, Pages 223-233
- [172] Yaowu Mo, Yuzo Okawa, Motoshi Tajima, Takehito Nakai, Nobuyuki Yoshiike and Kazuki Natukawa. Micro-machined gas sensor array based on metal film

- micro-heater, *Sensors and Actuators B: Chemical*, Volume 79, Issues 2-3, 15 October 2001, Pages 175-181.
- [173] Andrew Pike and Julian W. Gardner. Thermal modelling and characterisation of micropower chemoresistive silicon sensors, *Sensors and Actuators B: Chemical*, Volume 45, Issue 1, November 1997, Pages 19-26.
- [174] Microsens S.A., Product line and datasheet: Integrated resistive gas sensors [Online] Available: [http:// www. microsens.ch](http://www.microsens.ch)
- [175] J. Bay, P. K. Birch, J. Branbjerg, V. B. Nielsen, S. Otto, "Normic. environmental classification of microsystems and introduction to qualification testing," Tech. Rep. Delta P1404-1, Sept. 1999.

8 Lista de publicaciones

8.1 Artículos en revistas

J.A. Plaza, M.J.López, I.Gràcia, C.Cané, J. Wöllenstein, G. Kühner, G. Plescher, H. Böttner

A glass/silicon technology for low power robust gas sensors
Aceptado para su publicación en IEEE Sensors Journal

J.A. Plaza, M.J.López, A.Moreno, M. Duch, C.Cané

Definition of high aspect ratio glass columns
Sensors and Actuators A 105 (2003) pp. 305-310

8.2 Contribuciones en congresos internacionales

López, M.J.; Plaza, J.A.; Götz, A.; Santander, J.; Fonseca, L.; Gràcia, I.; Cané, C.
Design and optimisation of thermomechanical structures for μ -hotplates
In 11th Micromechanics Europe Workshop (MME '00), October 1-3, 2000, Uppsala, Sweden. 2000. 4 p. (C13)

López, M.J.; Plaza, J.A.; Gràcia, I.; Cané, C.; Wöllenstein, J.; Kühner, G.; Plescher, G.; Böttner, H. Böttner.

A technology for robust gas sensors.
In International Workshop Materials and Technologies for Chemical Sensors. MATCHEMS, 13th-14th September, 2001, Brescia, Italy. 2001. p. 138-140.

Plaza, J.A.; López, M.J.; Moreno, A.; Duch, M.; Cané, C.

Sawing technology for high aspect ratio glass columns
In The 16th European Conference on Solid-State Transducers (EUROSENSORS XVI), September 15-18, 2002, Prague, Czech Republic. Prague: Czech Technical University, 2002. p. 186-189.

A. Diéguez, J.L. Merino, R. Casanova, S.A. Bota, J. Samitier, M.J. López, J.A. Plaza, I. Gràcia, C. Cané.

A CMOS monolithically integrated gas sensor array with electronics for temperature control and signal interfacing
In the 28th Annual Conference of IEEE Industrial Electronics Society, IECON02, Sevilla5-8 November 2002.. IECON02 Proceedings, pp 2727-2732, 2002, ISBN 0-7803-7474-6.

María Jesús López-Bosque, José Antonio Plaza, Carles Cané, Juergen Wöllenstein, Gerd Kühner,

Semiconductor Gas Sensor compatibility with CMOS Technologies
In SPIE's Microtechnologies for the New Millennium 2003, May 19-21, Maspalomas, Gran Canaria

8.3 Contribuciones en congresos nacionales

López, M.J.; Plaza, J.A.; Gràcia, I.; Cané, C.

A micro-hotplate for gas sensors based on anodic bonding silicon/glass

In CDE 2001. Actas de la 3ª Conferencia de Dispositivos Electrónicos, 15 y 16 de febrero de 2001, Granada. 2001. p. 337-340.

J.L. Merino, A. Diéguez, R. Casanova, S.A. Bota, J. Samitier, M.J. López, J.A. Plaza, I. Gràcia, C. Cané.

Integrated CMOS gas sensor array with electronics for temperature control and signal interfacing

Conferencia de dispositivos electrónicos 2003. Calella Barcelona, February 2003.

M.J. López-Bosque, J. A. Plaza, A. Moreno, M. Duch, C. Cané, J. Wöllenstein, G. Kühner,

Anodic bonding of thin glass columns to silicon

Conferencia de dispositivos electrónicos 2003. Calella Barcelona, February 2003.

Anexo A: Especificaciones de los gases a detectar

A.1 Control de la calidad del aire en coches y cabinas de sistemas móviles

Gases	Concentración	Sensibilidad
Dióxido de nitrógeno (NO ₂)	0.05 - 05 ppm	4.5-10 at 1 ppm
Ozono (O ₃)	0.05 - 0.15 ppm	>3 at 0.05 ppm
Monóxido de carbono (CO)	10 - 100 ppm	>1.5 at 100 ppm
Monóxido de nitrógeno (NO)	0.05 - 05 ppm	>1.3 at 100 ppm
Formaldehído	PD*	PD*
Acetaldehído	PD*	PD*
Acetona	PD*	PD*
Benzeno	PD*	PD*
Tolueno	PD*	PD*

Tabla A1. Rangos y sensibilidades para el control de calidad del aire en coches y cabinas de aviones.
 *)Por determinar

A.2 Detección de fuegos

Gases	Concentración	Sensibilidad
Monóxido de carbono (CO)	0-100 ppm	>2 at 10 ppm
Hidrogeno (H ₂)	0-50 ppm	>2 at 10 ppm
Halon (CBrF ₃)	0-10%	>2 at 1%

Tabla A2: Rangos y sensibilidades para la detección de incendios.

Anexo B: Tecnología CMOS25

B.1 Principales parámetros eléctricos

	Símbolo	SPICE	Unidades	NMOS	PMOS
Tensión umbral	V_{t0}	VTO	V	0.93	-1.1
Espesor óxido de puerta	t_{ox}	TOX	Å	365	365
Ganancia	β	BETA	$\mu A/V^2$	52	18
Movilidad	μ_0	UO	$cm^2/V/sec$	553	175
Tensión umbral de campo	$V_{t,field}$		V	>10	>10

Tabla B1: Principales parámetros de los transistores

Resistencias por cuadro	
Pozo n	1250 Ω/\square
Difusión n+	27.5 Ω/\square
Difusión p+	112.5 Ω/\square
Polisilicio 0	25 Ω/\square
Polisilicio 1	16 Ω/\square

Tabla B2: Valores de las resistencias por cuadro

B.2 Etapas del proceso de fabricación CMOS25

Definición de los pozos p y n

1. Oxidación inicial y depósito de Si_3N_4 para la definición de los pozos tipo n
2. Fotolitografía para la definición de los pozos n
3. Grabado seco del Si_3N_4
4. Implantación iónica de fósforo para la formación del pozo n
5. Decapado de la resina
6. Oxidación para la definición del pozo n
7. Decapado del oxi- nitruro formado en la etapa anterior
8. Decapado de Si_3N_4
9. Implantación iónica de boro para la formación del pozo p
10. Recocido de los pozos
11. Decapado del óxido

Definición de las áreas activas

12. Oxidación y depósito de Si_3N_4 LPCVD para la definición de las zonas activas
13. Fotolitografía: definición de las áreas activas
14. Grabado del Si_3N_4
15. Implantación iónica con boro: implantación de campo
16. Decapado de la resina
17. Oxidación de campo: LOCOS

18. Decapado del oxi-nitruro formado en la etapa anterior
19. Decapado de Si_3N_4

Ajuste de la tensión umbral de los transistores

20. Oxidación sacrificial
21. Implantación iónica de boro para el ajuste de la tensión umbral de los transistores

Primer nivel de polisilicio

22. Depósito de polisilicio: 3.500 Å
23. Dopado del polisilicio con POCl_3
24. Decapado del óxido dopado PSG
25. Fitolitografía para definir el primer nivel de polisilicio
26. Grabado del polisilicio
27. Decapado de resina
28. Decapado del óxido sacrificial anterior

Segundo nivel de polisilicio

29. Oxidación de puerta
30. Depósito del segundo nivel de polisilicio
31. Dopado del polisilicio con POCl_3
32. Decapado del óxido dopado: PSG
33. Fitolitografía para definir el segundo nivel de polisilicio
34. Grabado del polisilicio
35. Decapado de la resina

Fuente/drenador

36. Fitolitografía para la definición de las zonas de fuente y drenador
37. Implantación iónica n^{++} de fósforo
38. Decapado de resina
39. Implantación iónica p^{++} de boro

Óxido internivel y apertura de contactos

40. Depósito de SiO_2 (óxido internivel)
41. Fitolitografía para la apertura de contactos
42. Grabado del SiO_2
43. Decapado de resina

Primera metalización

44. Depósito de Al/Cu (sputtering)
45. Fitolitografía: definición del metal
46. Grabado del aluminio
47. Recocido del aluminio

48. Decapado de la resina

Pasivación y apertura de los pads

- 49. Depósito del oxi-nitruro de la pasivación
- 50. Fotolitografía para la apertura de pasivación
- 51. Grabado de la pasivación en los pads
- 52. Decapado de la resina