Joven Murillo, Jaume - Resultats de la cerca - Dipòsit Digital de Documents de la UAB

Cerca col·leccions:

Ordena'ls per:	Mostrar els resultats:	Format de visualizació:

Resultats globals: 4 registres trobats en 0.01 segons.
Documents de recerca, 4 registres trobats

Documents de recerca	4 registres trobats

154 p, 2.4 MB

Offloading Techniques to Improve Performance on MPI Applications in NoC-Based MPSoCs / Fernandez Alonso, Eduard ; Carrabina Bordoll, Jordi, dir. (Universitat Autònoma de Barcelona. Departament de Microelectrònica i Sistemes Electrònics) ; Joven Murillo, Jaume, dir. (Universitat Autònoma de Barcelona. Escola d'Enginyeria) ; Universitat Autònoma de Barcelona. Departament de Ciències de la Computació
Probablement, el sistema-en-xip encastat futur estarà compost per desenes o centenars de nuclis de Propietat Intel·lectual heterogenis que executaran una aplicació paral·lela o fins i tot diverses aplicacions que funcionin en paral·lel. [...]
Future embedded System-on-Chip (SoC) will probably be made up of tens or hundreds of heterogeneous Intellectual Properties (IP) cores, which will execute one parallel application or even several applications running in parallel. [...]
[Barcelona] : Universitat Autònoma de Barcelona, 2014

Registre complet -

242 p, 2.6 MB

HW-SW components for parallel embedded computing on NoC-based MPSoCs / Joven Murillo, Jaume ; Carrabina Bordoll, Jordi, dir. (Universitat Autònoma de Barcelona. Departament de Microelectrònica i Sistemes Electrònics) ; Universitat Autònoma de Barcelona. Departament de Microelectrònica i Sistemes Electrònics
Recentment, en el camp del sistemes encastats, estem assistint al creixement de sistemes Multi-Processor System-on-Chip (MPSoC). El paradigma de Network-on-chip (NoC) s'ha proposat una solució viable, eficient, escalable, predictible i flexible per connectar components dins un xip, o inclús sistemes complets basats en busos dins al xip amb la finalitat de crear sistemes altament complexos. [...]
Recently, on the on-chip and embedded domain, we are witnessing the growing of the Multi-Processor System-on-Chip (MPSoC) era. Network-on-chip (NoCs) have been proposed to be a viable, efficient, scalable, predictable and flexible solution to interconnect IP blocks on a chip, or full-featured bus-based systems in order to create highly complex systems. [...]
Bellaterra: Universitat Autònoma de Barcelona, 2010

Registre complet -

68 p, 1.1 MB

Avaluació dels algorismes d'encaminament per a una NoC amb topologia Mesh 2D / Risueño Ruiz, Sergi ; Carrabina Bordoll, Jordi, dir. (Universitat Autònoma de Barcelona. Departament de Microelectrònica i Sistemes Electrònics) ; Joven Murillo, Jaume, dir. (Universitat Autònoma de Barcelona. Escola d'Enginyeria) ; Universitat Autònoma de Barcelona. Escola Tècnica Superior d'Enginyeria ; Universitat Autònoma de Barcelona. Escola d'Enginyeria
Aquest projecte presenta una avaluació de les diferents alternatives d'encaminament per a una NoC amb una topologia mesh 2D. Per tal d'exposar aquestes alternatives s'ha estudiat la composició d'un router implementat amb l'algorisme determinista XY i s'ha adaptat per tal que aquest suportés els algorismes parcialment adaptatius West First, North Last i Negative First. [...]
Este proyecto presenta una evaluación de las diferentes alternativas de encaminamiento para una NoC con topología mesh 2D. Con tal de exponer estas alternativas se ha estudiado la composición de un router implementado con el algoritmo determinista XY y se ha adaptado para que este soporte los algoritmos parcialmente adaptativos West First, North Last y Negative First. [...]
This project presents an evaluation of the different alternatives of routing for a NoC with mesh 2D topology. To exposing these alternatives we have studied the composition of the router implemented with the deterministic algorithm XY and it has been adapted to support the partially adaptative algorithm West First, North Last and Negative First. [...]
2007

Registre complet -

69 p, 1.9 MB

Arquitectura wormhole per a una NoC 2D-Mesh / Fernandez Alonso, Eduard ; Carrabina Bordoll, Jordi, dir. (Universitat Autònoma de Barcelona. Departament de Microelectrònica i Sistemes Electrònics) ; Joven Murillo, Jaume, dir. (Universitat Autònoma de Barcelona. Escola d'Enginyeria) ; Universitat Autònoma de Barcelona. Escola Tècnica Superior d'Enginyeria ; Universitat Autònoma de Barcelona. Escola d'Enginyeria
Aquest projecte presenta la implementació d'un disseny, i la seva posterior síntesi en una FPGA, d'una arquitectura de tipus wormhole packet switching per a una infraestructura de NetWork-On-Chip amb una topologia 2D-Mesh. [...]
Este proyecto presenta la implementación de un diseño, y su posterior síntesis en una FPGA, de una arquitectura de tipo wormhole packet switching para una infraestructura de Network-On-Chip con una topología 2D-Mesh. [...]
This project presents the implementation and synthesis in a FPGA of a wormhole packet switching architecture design for a NetWork-On-Chip structure with 2D-Mesh topology. Taking a circuit switching router as a starting point, the modules have been specified in Verilog in order to achieve the wormhole architecture. [...]
2007

Registre complet -

Us interessa rebre alertes sobre nous resultats d'aquesta cerca?
Definiu una alerta personal via correu electrònic o subscribiu-vos al canal RSS.