Página principal > Resultados de la búsqueda: Processor
  Consejos para la búsqueda
Búsqueda avanzada
Buscar colecciones:
Ordenar por: Mostrar resultados: Formato de visualización:
Resultados globales: 4 registros encontrados en 0.02 segundos.
Artículos, Encontrados 1 registros
Documentos de investigación, Encontrados 3 registros
Artículos Encontrados 1 registros  
1.
12 p, 2.2 MB Relational analysis of the resource nexus in arid land crop production / Cabello, Violeta (Universitat Autònoma de Barcelona. Institut de Ciència i Tecnologia Ambientals) ; Renner, Ansel (Universitat Autònoma de Barcelona. Institut de Ciència i Tecnologia Ambientals) ; Giampietro, Mario (Universitat Autònoma de Barcelona. Institut de Ciència i Tecnologia Ambientals)
While a large number of descriptive studies have delineated the interlinkages between water, food and energy resources in the last decade, there is still need for systematic conceptualization of resource nexus interconnections. [...]
2019 - 10.1016/j.advwatres.2019.06.014
Advances in water resources, Vol. 130 (Aug. 2019) , p. 258-269  
Registro completo - Creative Commons

Documentos de investigación Encontrados 3 registros  
1.
13 p, 967.1 KB Implementació del subconjunt d'instruccions C a un processador RISC-V / Tomàs Hidalgo, Maria ; Casanova Mohr, Raimon, dir. (Universitat Autònoma de Barcelona. Departament de Microelectrònica i Sistemes Electrònics) ; Universitat Autònoma de Barcelona. Escola d'Enginyeria
Aquest document detalla el projecte de final de Grau que consisteix a implementar un subconjunt d'instruccions C per a un processador d'arquitectura RISC-V descrit a nivell RTL. Es partirà d'un processador \textit{in-order} prèviament dissenyat amb 5 etapes de pipeline. [...]
This paper contains a bachelor's degree final project that consists on developing a subset of C instructions for a RISC-V architecture processor described at RTL-level. It will be based on a pre-designed processor in-order with 5 pipeline stages. [...]
Este documento detalla el proyecto de fin de Grado que consiste en implementar un subconjunto de instrucciones C para un procesador de arquitectura RISC-V descrito a nivel RTL. Se partirá de un procesador in-order previamente diseñado con 5 etapas de pipeline. [...]
2022
Enginyeria Informàtica [958]  
Registro completo - Creative Commons
2.
13 p, 6.2 MB Desenvolupament d'un "core" RISC-V didàctic / Casacuberta Orta, Pau ; Teres Teres, Lluís Antoni, dir. (Universitat Autònoma de Barcelona. Departament de Microelectrònica i Sistemes Electrònics) ; Casanova Mohr, Raimon, dir. (Universitat Autònoma de Barcelona. Departament de Microelectrònica i Sistemes Electrònics) ; Universitat Autònoma de Barcelona. Escola d'Enginyeria
Aquest document conté un projecte final de grau on es detalla: el disseny a nivell RTL, el procediment de desenvolupament i la implementació en físic d'un processador basat en arquitectura RISC-V de 32 bits. [...]
Este documento contiene un proyecto final de grado donde se detalla: el diseño a nivel RTL, el procedimiento de desarrollo y la implementación en físico, de un procesador basado en arquitectura RISC-V de 32 bits. [...]
This document contains a bachelor's degree final project detailing the RTL-level design, development procedure, and physical implementation of a 32-bit RISC-V architecture processor. Following the philosophy of Open Hardware and Software. [...]
2020
Enginyeria Informàtica [958]  
Registro completo - Creative Commons
3.
125 p, 2.5 MB Artful : deterministically assessing the robustness against transient faults of programs / Dias Lima Gramacho, João Artur ; Rexachs del Rosario, Dolores Isabel, dir. ; Universitat Autònoma de Barcelona. Departament d'Arquitectura de Computadors i Sistemes Operatius
Los procesadores están evolucionando para obtener más rendimiento, utilizando más transistores y siendo cada vez más densos y más complejos. Un efecto secundario de este escenario es que los procesadores son cada vez menos robustos frente a fallos transitorios. [...]
Computer chips are evolving to obtain more performance, using more transistors and becoming denser and more complex. One side effect of such a scenario is that processors are becoming less robust than ever against transient faults. [...]
[Barcelona] : Universitat Autònoma de Barcelona, 2014  
Registro completo -

¿Le interesa recibir alertas sobre nuevos resultados de esta búsqueda?
Defina una alerta personal vía correo electrónico o subscríbase al canal RSS.
Depósito Digital de Documentos de la UAB :: Buscar :: Enviar :: Personalizar :: Ayuda
Powered by Invenio v1.1.6
Mantenido por ddd.bib@uab.cat  :: Metadatos sujetos a:
Colaboramos