Síntesi lògica i física d'un processador RISC-V en la tecnologia TSMC 65 nm
Amat Huerta, Manel
Casanova Mohr, Raimon, dir. (Universitat Autònoma de Barcelona. Departament de Microelectrònica i Sistemes Electrònics)
Universitat Autònoma de Barcelona.
Escola d'Enginyeria
Data: |
2024 |
Resum: |
Aquest treball té l'objectiu de dur a terme una implementació física del processador CVA6 compatible amb el set d'instruccions RISC V mitjançant la tecnologia TSMC de 65nm. Per fer-ho, l'alumne ha realitzat una formació bàsica en l'especialitat de disseny VLSI i ha aplicat els coneixements assolits en desenvolupar aquest projecte, realitzant els processos de síntesi lògica i física a partir de la descripció RTL del core CV32A60X amb la finalitat d'obtenir un layout funcional a una freqüència de treball raonable. Per assolir aquest propòsit s'ha fet ús dues eines de síntesi de Cadence: Genus Synthesis Solution i Innovus Implementation System. |
Drets: |
Aquest document està subjecte a una llicència d'ús Creative Commons. Es permet la reproducció total o parcial, la distribució, la comunicació pública de l'obra i la creació d'obres derivades, sempre que no sigui amb finalitats comercials, i sempre que es reconegui l'autoria de l'obra original. |
Llengua: |
Català |
Titulació: |
Enginyeria Electrònica de Telecomunicació [2500895] |
Pla d'estudis: |
Grau en Enginyeria Electrònica de Telecomunicació [957] |
Document: |
Treball final de grau |
Matèria: |
VLSI ;
RISC-V ;
CVA6 ;
Síntesi lògica ;
Síntesi física |
El registre apareix a les col·leccions:
Documents de recerca >
Treballs de Fi de Grau >
Escola d'Enginyeria. TFG
Registre creat el 2024-03-19, darrera modificació el 2024-05-04