| Data: |
2026 |
| Resum: |
Aquesta tesi doctoral s'ha centrat en l'estudi i la caracterització de la ruptura dielèctrica (BD) i de la conducció post-BD en transistors FDSOI amb dielèctric de porta ultrafí (EOT = 1,9 nm) basat en material high-K (HfSiON). També s'ha avaluat el seu impacte en petits circuits digitals i s'ha explorat l'ús de la seva naturalesa aleatòria, o entropia, per al desenvolupament de funcions físiques no clonables (PUF) aplicades a la seguretat. Pel que fa a la caracterització experimental, s'ha analitzat la fenomenologia particular de la BD observada en transistors FD-SOI de nanofils (NW) amb forma Ω i dielèctric high-K. Els resultats mostren que la BD del dielèctric de porta pot anar seguida d'un esdeveniment de caiguda de corrent (CD). Aquest esdeveniment es manifesta com una forta disminució del corrent de porta i també afecta negativament la conducció de drenador. Després de la CD, el dispositiu arriba a un estat permanent en què ja no es detecten canvis de conducció, ni verticals ni horitzontals. La fenomenologia de BD i CD s'ha analitzat estadísticament. Els resultats indiquen que la CD és especialment perjudicial, des d'un punt de vista estructural, en dispositius curts d'un sol canal, ja que pot impedir completament la conducció de corrent. En arquitectures multicanal, alguns nanofils poden no veure's afectats per la BD, de manera que el dispositiu encara pot conduir una certa quantitat de corrent. Tanmateix, el control de porta es perd i el corrent de drenador queda dominat pel corrent de porta. Això fa que el dispositiu deixi de ser funcional i que augmenti el seu consum de potència, especialment en dispositius nMOS. Aquests resultats es poden interpretar en termes de la capacitat limitada de dissipació de potència dels dispositius NW FDSOI, causada pel confinament del canal. Aquesta capacitat pot ser insuficient per suportar els grans corrents generats durant la BD, provocant finalment una fallada catastròfica del dispositiu, probablement relacionada amb la destrucció de l'apilament de porta al voltant del punt de BD. Per tant, en aquests dispositius NW FDSOI, la BD pot representar un mecanisme de fallada més crític que en dispositius bulk. També s'han estudiat el consum de potència en BD i CD, així com l'energia dissipada fins a aquests esdeveniments. Els resultats mostren que, com en les tecnologies bulk, la BD és un procés acumulatiu dependent de l'àrea del dispositiu i associat al desgast de l'òxid. En canvi, la CD, observada únicament en aquestes tecnologies FDSOI, està governada per la conducció local del camí de BD i s'activa quan s'ha dissipat una certa quantitat de potència, probablement relacionada amb la capacitat de dissipació de l'òxid enterrat (BOX). Finalment, s'ha proposat un nou enfocament per a PUFs basades en transistors de nanofil FDSOI, utilitzant el corrent post-BD com a font d'entropia. La naturalesa estocàstica de la BD i l'elevada variabilitat del corrent post-BD, que oscil·la entre 10¿¹¿ i 10¿¿ A, fan que aquest fenomen sigui adequat per a PUFs de baix consum. Les claus generades compleixen els requisits d'uniformitat, unicitat i fiabilitat sota variacions de temperatura i tensió, i mostren resistència davant d'atacs tèrmics, elèctrics i d'inspecció física. A més, aquest enfocament és compatible amb la tecnologia estàndard de fabricació FDSOI. |
| Resum: |
Esta tesis doctoral se ha centrado en el estudio y la caracterización de la ruptura dieléctrica (BD) y de la conducción post-BD en transistores FDSOI con dieléctrico de puerta ultrafino (EOT = 1,9 nm) basado en material high-K (HfSiON). Asimismo, se ha evaluado su impacto en pequeños circuitos digitales y se ha explorado el uso de su naturaleza aleatoria, o entropía, para aplicaciones de seguridad mediante el desarrollo de funciones físicas no clonables (PUF). En relación con la caracterización experimental de la BD y de la conducción post-BD, se ha analizado la fenomenología particular observada en transistores FD-SOI de nanohilos (NW) con forma Ω y dieléctrico high-K. Los resultados muestran que la BD del dieléctrico de puerta puede ir seguida de un evento de caída de corriente (CD). Este evento se manifiesta como una fuerte disminución de la corriente de puerta y afecta negativamente a la conducción de drenador. Tras la CD, el dispositivo alcanza un estado permanente en el que ya no se detectan cambios de conducción, ni verticales ni horizontales. La fenomenología de BD y CD en estos transistores se ha analizado estadísticamente. Los resultados indican que la CD es especialmente perjudicial, desde un punto de vista estructural, en dispositivos cortos de un solo canal, ya que puede impedir completamente la conducción de corriente. En arquitecturas multicanal, algunos nanohilos pueden no verse afectados por la BD, por lo que el dispositivo aún puede conducir cierta corriente. Sin embargo, se pierde el control de puerta y la corriente de drenador queda dominada por la corriente de puerta. En consecuencia, el dispositivo deja de ser funcional y aumenta su consumo de potencia, especialmente en los dispositivos nMOS. Estos resultados pueden interpretarse considerando la capacidad limitada de disipación de potencia de los dispositivos NW FDSOI, debida al confinamiento del canal. Esta capacidad puede ser insuficiente para soportar las grandes corrientes desencadenadas durante la BD, lo que finalmente provoca un fallo catastrófico del dispositivo, probablemente relacionado con la destrucción del apilamiento de puerta alrededor del punto de BD. Por tanto, en estos dispositivos, la BD puede representar un mecanismo de fallo más perjudicial que en los dispositivos bulk. También se han estudiado el consumo de potencia en BD y CD, así como la energía disipada hasta dichos eventos. Los resultados muestran que, al igual que en las tecnologías bulk, la BD es un proceso acumulativo dependiente del área del dispositivo y asociado al desgaste del óxido debido a la disipación de energía. En cambio, la CD, observada únicamente en estas tecnologías FDSOI, está gobernada por la conducción local del camino de BD y se activa cuando se ha disipado una determinada cantidad de potencia, probablemente relacionada con la capacidad de disipación de potencia del óxido enterrado (BOX). Finalmente, se ha propuesto un nuevo enfoque para PUFs basadas en transistores de nanohilo FDSOI, utilizando la corriente post-BD como fuente de entropía. La naturaleza estocástica de la BD y la elevada variabilidad de la corriente post-BD, que oscila entre 10¿¹¿ y 10¿¿ A, hacen que este fenómeno sea especialmente adecuado para PUFs de bajo consumo. Aprovechando estas grandes variaciones frente a las fluctuaciones intrínsecas del proceso, se han generado PUFs robustas que requieren un postprocesamiento menos complejo. Los resultados muestran que las claves generadas cumplen los requisitos de uniformidad, unicidad y fiabilidad bajo variaciones de temperatura y tensión, y son resistentes a ataques térmicos, eléctricos y de inspección física. Además, el enfoque propuesto es compatible con la tecnología estándar de fabricación FDSOI. |
| Resum: |
This doctoral thesis has focused on the study and characterization of dielectric breakdown and post-BD conduction in FDSOI transistors with ultra-thin gate dielectric (EOT=1. 9nm) based on high-K material (HfSiON), its evaluation in small digital circuits, and the use of its random nature (entropy) for its application on security developing Physical Unclonable Functions (PUF). Regarding the experimental characterization on the BD and post-BD conduction, the particular BD phenomenology observed in this high-K Ω-shaped nano wire (NW) FD-SOI transistors has been analysed. The results show that BD of the gate dielectric can be followed by a current drop event (CD). This event is observed as a large drop in the gate current, negatively impacting the drain conduction as well. After the CD event, the device reaches a permanent state and no conduction changes, nor vertical neither horizontal, can be detected anymore. The BD phenomenology in high-K Ω-shaped NW FD-SOI transistors has been statistically analysed. Our results show that BD of the gate dielectric can be followed by CD event. This event is observed as a large drop in the gate current, negatively impacting the drain conduction as well. Our results suggest that CD is especially damaging (from a structural point of view) in short unichannel devices, so that current conduction (neither vertical nor lateral) is not allowed anymore. In multi-channel architectures, some NW may not be affected by the BD, so that the device can still drive some current. However, the gate control has lost, and the drain current is dominated by the gate current, so that the device not only is non-functional but also its power consumption has increased, especially in the case of nMOS devices. The results can be interpreted in terms of the power dissipation capability of these devices due to confinement of the device channel, which is insufficient to withstand the large currents triggered by the BD event, ultimately resulting in a catastrophic failure of the device (probably related to a 'destruction' of the gate stack around the BD spot). Therefore, in these NW FDSOI devices, BD can be a more detrimental failure mechanism than in bulk devices. The BD and CD phenomenology in high-K ¿-shape NW FD-SOI transistors have been statistically analysed, using the power consumption at BD and CD and the dissipated energy to BD and to CD as parameters. The results show that, as for bulk technologies, BD is a cumulative process that depends on the device area, associated with the oxide wear out consequence of the energy dissipation. However, the CD, solely observed in these FDSOI technologies, is driven by the local conduction of the BD path and triggered when a certain amount of power has been dissipated, probably related to the power dissipation capability of the Buried Oxide (BOX). A new approach for PUFs with FDSOI-Gate nanowire transistors, using the post-BD current as the entropy source. The stochastic nature of the oxide BD itself plus its particularities in this kind of devices (with a larger post-BD current variability, ranging from 10−14 to 10−6A, compared to BD in bulk devices), make this phenomenon particularly suitable for low-power PUFs implementations. Taking advantage of the large magnitude variations of the post-BD current (when compared to the intrinsic process fluctuations), we have generated robust PUFs, requiring less complex post-processing. Compared to other post-BD current based PUFs, our proposal becomes resilient to physical inspection attacks. The results obtained show that the generated keys fulfil the essential requirements of uniformity, uniqueness and reliability (under temperature operation and voltage variations) and are resilient to thermal and electrical attacks. Additionally, the suggested approach is completely compatible with standard FDSOI manufacturing technology. |
| Nota: |
Universitat Autònoma de Barcelona. Programa de Doctorat en Enginyeria Electrònica i de Telecomunicació |
| Drets: |
Aquest document està subjecte a una llicència d'ús Creative Commons. Es permet la reproducció total o parcial, la distribució, la comunicació pública de l'obra i la creació d'obres derivades, fins i tot amb finalitats comercials, sempre i quan es reconegui l'autoria de l'obra original.  |
| Llengua: |
Anglès |
| Document: |
Tesi doctoral ; Text ; Versió publicada |
| Matèria: |
PUF ;
CMOS ;
Ruptura Dielèctrica ;
Dielectrci Breakdown ;
Ruptura Dieléctrica ;
Tecnologies ;
621.3 |
visitant ::
identificació
dir.
