Simulador complet d'un processador de codi obert
Casas Brugués, Oriol
Montón i Macián, Màrius, dir. (Universitat Autònoma de Barcelona. Departament de Microelectrònica i Sistemes Electrònics)
Universitat Autònoma de Barcelona. Escola d'Enginyeria

Títol variant:	Simulation of an open-source microcontroller
Títol variant:	Simulador completo de un procesador de código abierto
Data:	2021
Resum:	Aquest treball implementa un model de UART bàsic com a perifèric sèrie d'un simulador de processador RISC-V. Aquesta relativament moderna arquitectura (ISA) de codi obert representa un canvi de paradigma per al disseny personalitzat de processadors, obrint un ventall de possibilitats per a diverses aplicacions i especificacions. En el cas d'aquest treball, s'ha optat per integrar un nou mòdul UART com a perifèric al simulador de processador ja existent, per tal de que serveixi com a base per a futurs augments de les prestacions de la comunicació sèrie amb altres dispositius.
Resum:	This work presents a basic UART model as a serial port for a simulation of a RISC-V microcontroller. This relatively new architecture (ISA), which is open-source, represents a paradigm shift towards making custom processor design available to everyone, and also offering an endless array of possibilities for several applications and specifications. In this case, a new UART module has been integrated as a peripheral to the existing virtual microcontroller, so that it may serve as a reference for future upgraded solutions of the serial communication with other devices.
Resum:	Este trabajo implementa un modelo de UART básico como periférico serie de un simulador de procesador RISC-V. Esta relativamente moderna arquitectura (ISA) de código abierto representa un cambio de paradigma para el diseño personalizado de procesadores, abriendo un abanico de posibilidades para varias aplicaciones y especificaciones. En el caso de este trabajo, se ha optado para integrar un nuevo módulo UART como periférico al simulador del procesador ya existente, para que sirva como base para futuros aumentos de las prestaciones de la comunicación serie con otros dispositivos.
Drets:	Aquest document està subjecte a una llicència d'ús Creative Commons. Es permet la reproducció total o parcial, la distribució, i la comunicació pública de l'obra, sempre que no sigui amb finalitats comercials, i sempre que es reconegui l'autoria de l'obra original. No es permet la creació d'obres derivades.
Llengua:	Català
Titulació:	Grau en Enginyeria Informàtica [2502441]
Pla d'estudis:	Enginyeria Informàtica [958]
Document:	Treball final de grau ; Text
Àrea temàtica:	Menció Enginyeria de Computadors
Matèria:	RISC-V ; UART ; Comuniació sèrie ; SystemC ; Emuladors Virtuals ; Serial communications ; Machine Emulators ; Comuniación serie ; Emuladores Virtuale

4 p, 404.5 KB

El registre apareix a les col·leccions:
Documents de recerca > Treballs de Fi de Grau > Escola d'Enginyeria. TFG