Modeling of the degradation of CMOS inverters under pulsed stress conditions from 'on-the-fly' measurements
Crespo Yepes, Albert (Universitat Autònoma de Barcelona. Departament d'Enginyeria Electrònica)
Ramos, R. (Universitat Autònoma de Barcelona. Departament d'Enginyeria Electrònica)
Barajas, Enrique (Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica)
Aragones, Xavier (Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica)
Mateo, Diego (Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica)
Martin Martinez, Javier (Universitat Autònoma de Barcelona. Departament d'Enginyeria Electrònica)
Rodríguez Martínez, Rosana (Universitat Autònoma de Barcelona. Departament d'Enginyeria Electrònica)
Nafría i Maqueda, Montserrat (Universitat Autònoma de Barcelona. Departament d'Enginyeria Electrònica)

Fecha:	2021
Resumen:	In this work, an 'on-the-fly' measurement technique for the monitoring of CMOS inverters performance degradation is presented. This technique allows the characterization of the circuit degradation simultaneously with the applications of the stress. In our experiments, the inversion voltage (V) shifts measured during the application of pulsed voltage stresses at the input. It is demonstrated that the shifts can be described by a power law that accounts for the stress time and voltage dependences. Moreover, the circuit degradation has been correlated to the NMOS and PMOS degradations. The results show that the degradation of the CMOS inverter can be evaluated from an analytical equation that considers only the shifts of two parameters (threshold voltage V, and mobility µ) of the two transistors in the inverter.
Ayudas:	Agencia Estatal de Investigación PID2019-103869RB-C3 Agencia Estatal de Investigación TEC2016-75151-C3-R
Derechos:	Aquest document està subjecte a una llicència d'ús Creative Commons. Es permet la reproducció total o parcial, la distribució, i la comunicació pública de l'obra, sempre que no sigui amb finalitats comercials, i sempre que es reconegui l'autoria de l'obra original. No es permet la creació d'obres derivades.
Lengua:	Anglès
Documento:	Article ; recerca ; Versió acceptada per publicar
Materia:	CMOS technology ; 'On-the-fly' stress characterization ; Circuit performance degradation ; Transistor aging ; CMOS inverters ; Measurement technique ; Analytical modelling
Publicado en:	Solid-state electronics, Vol. 184 (October 2021) , art. 108094, ISSN 0038-1101

DOI: 10.1016/j.sse.2021.108094

Postprint 12 p, 988.7 KB

El registro aparece en las colecciones:
Artículos > Artículos de investigación
Artículos > Artículos publicados