tut. (Universitat Autònoma de Barcelona. Departament de Microelectrònica i Sistemes Electrònics)
| Títol variant: |
Avaluació del rendiment del processador vectorial VICUNA per la implementació de xarxes neuronals |
| Títol variant: |
Performance evaluation of the VICUNA vector processor for the implementation of neural networks |
| Data: |
2026 |
| Resum: |
Aquest treball avalua el rendiment del coprocesador vectorial Vicuna, basat en l'extensió RISC-V Vector (RVV), per a l'acceleració d'operacions fonamentals en xarxes neuronals dins de sistemes encastats, especialment en el context espacial del New Space. Per a això, s'implementen diversos kernels (VVADD, SAXPY, REDUCE i MATMUL) mitjançant intrínsecs RVV, garantint un control explícit sobre SEW, LMUL i VL, i s'analitzen sota múltiples configuracions de l'amplada vectorial (VREG_W). Els resultats mostren millores creixents en ampliar el paral·lelisme vectorial, tot i que tots els kernels queden limitats per l'amplada de banda de memòria a causa de l'absència de memòria cau en la simulació RTL. MATMUL, malgrat la seva major intensitat aritmètica, tampoc assoleix la regió compute-bound, confirmant que el sostre de rendiment ve imposat per la memòria. En conjunt, l'estudi demostra el funcionament correcte de RVV sobre Vicuna, quantifica la influència de la configuració vectorial i assenyala la necessitat d'incrementar el rendiment de memòria per obtenir acceleracions superiors en aplicacions basades en xarxes neuronals. |
| Resum: |
This work evaluates the performance of the Vicuna vector coprocessor, based on the RISC-V Vector Extension (RVV), for accelerating neural-network-related computations in embedded systems, with a focus on spaceborne processing in the New Space context. Several kernels (VVADD, SAXPY, REDUCE, and MATMUL) are implemented using RVV intrinsics to retain explicit control over SEW, LMUL, and VL, and are tested under multiple vector-width configurations (VREG_W). Results show increasing speedups as vector width grows, although all kernels remain limited by memory bandwidth because cache cannot be enabled in the RTL simulation environment. Even MATMUL, despite its higher arithmetic intensity, does not reach the compute-bound region, confirming that memory throughput sets the performance ceiling. Overall, the study validates the correct execution of RVV on Vicuna, quantifies the impact of vector-width scaling, and highlights the need for improved memory performance to achieve larger accelerations in neural-network workloads. |
| Resum: |
Este trabajo evalúa el rendimiento del coprocesador vectorial Vicuna, basado en la extensión RISC-V Vector (RVV), para la aceleración de operaciones fundamentales en redes neuronales dentro de sistemas embebidos, especialmente en el contexto espacial del New Space. Para ello, se implementan diversos kernels (VVADD, SAXPY, REDUCE y MATMUL) mediante intrínsecos RVV, garantizando control explícito sobre SEW, LMUL y VL, y se analizan bajo múltiples configuraciones del ancho vectorial (VREG_W). Los resultados muestran mejoras crecientes al ampliar el paralelismo vectorial, aunque todos los kernels quedan limitados por el ancho de banda de memoria debido a la ausencia de caché en la simulación RTL. MATMUL, pese a su mayor intensidad aritmética, tampoco alcanza la región compute-bound, confirmando que el techo de rendimiento lo impone la memoria. En conjunto, el estudio demuestra el correcto funcionamiento de RVV sobre Vicuna, cuantifica la influencia de la configuración vectorial y señala la necesidad de aumentar el rendimiento de memoria para obtener aceleraciones superiores en aplicaciones basadas en redes neuronales. |
| Drets: |
Aquest document està subjecte a una llicència d'ús Creative Commons. Es permet la reproducció total o parcial, la distribució, i la comunicació pública de l'obra, sempre que no sigui amb finalitats comercials, i sempre que es reconegui l'autoria de l'obra original. No es permet la creació d'obres derivades.  |
| Llengua: |
Castellà |
| Titulació: |
Enginyeria Informàtica [2502441] |
| Pla d'estudis: |
Enginyeria Informàtica [958] |
| Document: |
Treball final de grau |
| Àrea temàtica: |
Menció Enginyeria de Computadors |
| Matèria: |
RISC-V ;
Extensió Vectorial ;
Vicuna ;
Xarxes Neuronals ;
RVV ;
CNN ;
Computació Embeguda ;
Vector Extension ;
Neural Networks ;
Embedded Computing ;
Extensión Vectorial ;
Redes Neuronales ;
Computación Embebida |
visitant ::
identificació
