Disseny d'un adaptador d'IPs per a NoCs tolerants a falles
Vila Garcia, Francesc
Kanellou, Eleni, dir.
Ferrer, Carles, (Ferrer i Ramis), dir. (Universitat Autònoma de Barcelona. Departament de Microelectrònica i Sistemes Electrònics)
Universitat Autònoma de Barcelona. Escola Tècnica Superior d'Enginyeria

Fecha: 2009
Descripción: 58 p.
Resumen: L'aparició d'un nou paradigma per al disseny de sistemes multiprocessador, les NoC; requereixen una manera d'adaptar els IP cores ja existents i permetre la seva connexió en xarxa. Aquest projecte presenta un disseny d'una interfície que aconsegueix adaptar un IP core existent, el LEON3; del protocol del bus AMBA al protocol de la xarxa. D'aquesta manera i basant-nos en idees d'interfícies discutides en l'estat de l'art, aconseguim desacoblar el processador del disseny i topologia de la xarxa.
Resumen: La aparición de un nuevo paradigma para el diseño de sistemas multiprocesador, las NoC; requieren un modo para adaptar los IP cores existentes y permitir su conexión en red. En este proyecto se presenta el diseñno de una interfaz que consigue adaptar un IP core existente, el LEON3; del protocolo del bus AMBA al protocolo de la red. De este modo, y basándonos en algunas ideas de interfaces discutidas en el estado del arte, conseguimos desacoplar el procesador del diseño y topología de la red.
Resumen: The emergence of a new paradigm for the multiprocessor systems design, the NoC; requires a way to adapt existing IP cores to this new communication backbone, in order to be able to connect them to a network. In this project, we present an interface design that achieves to adapt an existing IP core, the LEON3 processor; from the AMBA bus to the network protocol. In this way and taking into account some ideas from the designs discussed in the state of art, we can decouple the processor design from the network design and topology.
Derechos: Aquest document està subjecte a una llicència d'ús de Creative Commons, amb la qual es permet copiar, distribuir i comunicar públicament l'obra sempre que se'n citin l'autor original, la universitat i l'escola i no se'n faci cap ús comercial ni obra derivada, tal com queda estipulat en la llicència d'ús Creative Commons
Lengua: Castellà.
Colección: Projectes i treballs de final de carrera. Enginyeria Informàtica
Documento: bachelorThesis
Materia: Ordinadors, Xarxes d' ; Gestió ; Protocols de xarxes d'ordinadors ; Microcontroladors

Adreça alternativa: https://hdl.handle.net/2072/43675


Presentació
43 p, 546.7 KB

Projecte
58 p, 550.2 KB

El registro aparece en las colecciones:
Documentos de investigación > Trabajos de investigación y proyectos de final de carrera

 Registro creado el 2011-04-04, última modificación el 2019-02-02



   Favorit i Compartir