| Additional title: |
Digital Systems Design |
| Additional title: |
Diseño de Sistemas Digitales |
| Date: |
2025-26 |
| Abstract: |
L'objectiu de l'assignatura és que els estudiants comprenguin el paper que els sistemes digitals juguen en el món de la tecnologia informàtica i les comunicacions (TIC) en general siguin capaços de dissenyar i implementar circuits digitals de complexitat mitjana-baixa utilitzant portes lògiques i dispositius reconfigurables i entenguin que un computador no és sinó un sistema digital de certa complexitat. S'aborden metodologies basades en arquitectures "Unitat de Procés - Unitat de Control (UP-UC)" per resoldre sistemes digitals d'una certa complexitat tot introduint els conceptes basics d'aquestes arquitectures tant en la seva versió "cablejada" (UP-UC feta amb portes i blocs lògics) com "microprogramada" (UC basada en ROM + seqüenciador). A la tercera part de l'assignatura es presenta el disseny d'un processador de codi obert (RISC-V) a partir del seu repertori d'instruccions bàsic i aplicant les estratègies i metodologies de disseny de les arquitectures UP-UC anteriors, implementant tant la versió microprogramada (RVuabM) com la versió cablejada d'aquest processador (RVuabC) i analitzant les principals diferencies en cost/prestacions de les 1 cablejada d'aquest processador (RVuabC) i analitzant les principals diferencies en cost/prestacions de les dues propostes. Acabem amb unes breus pinzellades del concepte de pipeline com a solució optima i més habitual emprada en els processadors actuals. |
| Abstract: |
The objective of the course is for students to understand the role that digital systems play in the world of Information and Communication Technologies (ICT) in general, and to be capable of designing and implementing medium- to low-complexity digital circuits using logic gates and reconfigurable devices. They should also understand that a computer is nothing more than a digital system of a certain complexity. The course introduces methodologies based on "Processing Unit - Control Unit (PU-CU)" architectures to solve digital systems of moderate complexity, presenting the basic concepts of these architectures in both their "hardwired" version (PU-CU built with gates and logic blocks) and their "microprogrammed" version (CU based on ROM + sequencer). In the third part of the course, the design of an open-source processor (RISC-V) is presented, starting from its basic instruction set and applying the design strategies and methodologies of the previously introduced PU-CU architectures. Both the microprogrammed version (RVuabM) and the hardwired version (RVuabC) of this processor are implemented, and the main cost/performance differences between the 1 version (RVuabC) of this processor are implemented, and the main cost/performance differences between the two approaches are analyzed. The course concludes with a brief introduction to the concept of pipelining as an optimal and widely used solution in modern processors. |
| Abstract: |
El objetivo de la asignatura es que los estudiantes comprendan el papel que los sistemas digitales juegan en el mundo de la tecnología informática y las comunicaciones (TIC) en general y sean capaces de diseñar e implementar circuitos digitales de complejidad media-baja utilizando puertas lógicas y dispositivos reconfigurables y entiendan que un computador no es sino un sistema digital de cierta complejidad. Se abordan metodologías basadas en arquitecturas "Unidad de Proceso - Unidad de Control (UP-UC)" para resolver sistemas digitales de cierta complejidad introduciendo los conceptos básicos de estas arquitecturas tanto en su versión "cableada" (UP-UC hecha con puertas y bloques lógicos) como "microprogramada" (UC basada en ROM + secuenciador). En la tercera parte de la asignatura se presenta el diseño de un procesador de código abierto (RISC-V) a partir de su repertorio de instrucciones básico y aplicando las estrategias y metodologías de diseño de las arquitecturas UP-UC anteriores, implementando tanto la versión microprogramada (RVuabM) como la versión cableada de este procesador (RVuabC) y analizando las 1 microprogramada (RVuabM) como la versión cableada de este procesador (RVuabC) y analizando las principales diferencias coste/prestacions de las dos propuestas. Acabamos con unas breves pinceladas del concepto de pipeline como solución óptima y más habitual utilizada en los procesadores actuales. |
| Rights: |
Aquest document està subjecte a una llicència d'ús Creative Commons. Es permet la reproducció total o parcial, la distribució, la comunicació pública de l'obra i la creació d'obres derivades, fins i tot amb finalitats comercials, sempre i quan es reconegui l'autoria de l'obra original.  |
| Language: |
Català, anglès, castellà |
| Studies: |
Enginyeria Informàtica [2502441] |
| Study plan: |
Grau en Enginyeria Informàtica [1626] |
| Document: |
Objecte d'aprenentatge |
guest ::
