Hardware Root of Trust en Sistemes RISC-V : Analysis and Evaluation of Open Source Approaches
Romaguera Palomé, Pau
Baldrís Calmet, Marta tut. (Openchip and Software Technologies S.L.)
Casanova Mohr, Raimon tut. (Universitat Autònoma de Barcelona. Departament de Microelectrònica i Sistemes Electrònics)
Universitat Autònoma de Barcelona. Escola d'Enginyeria

Títol variant:	Hardware Root of Trust en Sistemes RISC-V : Anàlisi i Avaluació de Mecanismes de Seguretat Oberts
Títol variant:	Hardware Root of Trust en Sistemes RISC-V : Análisis y Avaluación de Mecanismos de Seguridad Abiertos
Data:	2026
Resum:	L'evolució ràpida del hardware d'altes prestacions ha transformat la indústria dels semiconductors, possibilitant avenços en intel·ligència artificial (IA) i computació d'altes prestacions (HPC). A mesura que aquests sistemes esdevenen mes sofisticats, garantir la seguretat del xip és essencial per protegir les dades que processen. Aquesta tesi avalua funcionalitats de seguretat de codi obert en sistemes basats en RISC-V mitjançant proves adversàries, centrant-nos en mecanismes de protecció de memòria com la protecció física de memòria (PMP) i la PMP millorada (ePMP), en relació al Secure Boot. Prenent com a cas d'estudi el System on Chip (SoC) anomenat Earlgrey d'OpenTitan [1] [2] [3], afeblim o eliminem proteccions seleccionades per quantificar la contribució de cada mecanisme i derivar recomanacions practiques per enfortir dissenys de Hardware Root of Trust (HRoT).
Resum:	The rapid evolution of high-performance hardware has transformed the semiconductor industry, enabling advances in artificial intelligence (AI) and high-performance computing (HPC). As these systems become increasingly sophisticated, ensuring chip security is essential to protect the data they process. This thesis evaluates open-source security features in RISC-V-based systems through adversarial testing, focusing on memory protection mechanisms such as Physical Memory Protection (PMP) and enhanced PMP (ePMP) in relation to Secure Boot. Using OpenTitan's Earlgrey System on Chip (SoC) as a case study, selected protections are systematically weakened or removed to quantify the contribution of each mechanism and derive practical recommendations for strengthening Hardware Root of Trust (HRoT) designs.
Resum:	La rápida evolución del hardware de altas prestaciones ha transformado la industria de los semiconductores, posibilitando avances en inteligencia artificial (IA) y computación de altas prestaciones (HPC). A medida que estos sistemas se vuelven más sofisticados, garantizar la seguridad del chip es esencial para proteger los datos que procesan. Esta tesis evalúa funcionalidades de seguridad de código abierto en sistemas basados en RISC-V mediante pruebas adversarias, centrándose en mecanismos de protección de memoria como la protección física de memoria (PMP) y la PMP mejorada (ePMP), en relación con el Secure Boot. Tomando como caso de estudio el System on Chip (SoC) denominado Earlgrey de OpenTitan, se debilitan o eliminan protecciones seleccionadas para cuantificar la contribución de cada mecanismo y derivar recomendaciones prácticas para reforzar diseños de Hardware Root of Trust (HRoT).
Drets:	Aquest document està subjecte a una llicència d'ús Creative Commons. Es permet la reproducció total o parcial, la distribució, i la comunicació pública de l'obra, sempre que no sigui amb finalitats comercials, i sempre que es reconegui l'autoria de l'obra original. No es permet la creació d'obres derivades.
Llengua:	Anglès
Titulació:	Enginyeria Informàtica [2502441]
Pla d'estudis:	Enginyeria Informàtica [958]
Document:	Treball final de grau
Àrea temàtica:	Menció Enginyeria de Computadors
Matèria:	Computació d'altes prestacions (HPC) ; plataformes RISC-V ; intel·ligència artificial (IA) ; sistemes arrelats en maquinari (HRoT) ; protecció física de memòria (PMP) ; System on Chip (SoC) ; High Performance Computing (HPC) ; RISC-V platforms ; Artificial Intelligence (AI) ; Hardware Root of Trust (HRoT) ; Physical Memory Protection (PMP) ; Computación de altas prestaciones (HPC) ; plataformas RISC-V ; inteligencia artificial (IA) ; sistemas con raíz de confianza en hardware (HRoT) ; protección física de memoria (PMP)

10 p, 396.0 KB

El registre apareix a les col·leccions:
Documents de recerca > Treballs de Fi de Grau > Escola d'Enginyeria. TFG