Resultados globales: 3 registros encontrados en 0.02 segundos.
Artículos, Encontrados 2 registros
Documentos de investigación, Encontrados 1 registros
Artículos Encontrados 2 registros  
1.
7 p, 2.4 MB The role of the Fermi level pinning in gate tunable graphene-semiconductor junctions / Chaves Romero, Ferney Alveiro (Universitat Autònoma de Barcelona. Departament d'Enginyeria Electrònica) ; Jiménez Jiménez, David (Universitat Autònoma de Barcelona. Departament d'Enginyeria Electrònica)
Graphene based transistors relying on a conventional structure cannot switch properly because of the absence of an energy gap in graphene. To overcome this limitation, a barristor device was proposed, whose operation is based on the modulation of the graphene-semiconductor (GS) Schottky barrier by means of a top gate, and demonstrating an ON-OFF current ratio up to 10⁵. [...]
2016 - 10.1109/TED.2016.2606139
IEEE transactions on electron devices, Vol. 63, no. 11 (Nov. 2016) , p. 4521-4526  
2.
5 p, 1.7 MB Impact of graphene polycrystallinity on the performance of graphene field-effect transistors / Jiménez Jiménez, David (Universitat Autònoma de Barcelona. Departament d'Enginyeria Electrònica) ; Cummings, Aron W. (Institut Català de Nanociencia i Nanotecnologia) ; Chaves Romero, Ferney Alveiro (Universitat Autònoma de Barcelona. Departament d'Enginyeria Electrònica) ; Dinh, Van Tuan (Institut Català de Nanociència i Nanotecnologia) ; Kotakoski, Jani (University of Vienna. Faculty of Physics) ; Roche, Stephan (Institució Catalana de Recerca i Estudis Avançats) ; American Institute of Physics
We have used a multi-scale physics-based model to predict how the grain size and different grain boundary morphologies of polycrystalline graphene will impact the performance metrics of graphene field-effect transistors. [...]
2014 - 10.1063/1.4863842
Applied Physics Letters, Vol. 104, Issue 4 (January 2014) , p. 043509/1-043509/4  

Documentos de investigación Encontrados 1 registros  
1.
121 p, 3.0 MB Study and modeling of multi‐gate transistors in the context of CMOS technology scaling / Chaves Romero, Ferney Alveiro ; Jiménez Jiménez, David, dir. (Universitat Autònoma de Barcelona. Departament d'Enginyeria Electrònica) ; Suñé, Jordi, 1963- , dir. (Universitat Autònoma de Barcelona. Departament d'Enginyeria Electrònica) ; Universitat Autònoma de Barcelona. Departament d'Enginyeria Electrònica
L'escalat dels transistors MOSFET convencionals ha portat a aquests dispositius a la nanoescala per incrementar tant les seves prestacions com el nombre de components per xip. En aquest process d'escalat, els coneguts "Short Channel Effects" representen una forta limitació. [...]
The scaling of the conventional MOSFETs has led these devices to the nanoscale to increase both the performance and the number of components per chip. In this process, the so-called "Short Channel Effects" have arisen as a limiting factor. [...]

[Barcelona] : Universitat Autònoma de Barcelona, 2012  

¿Le interesa recibir alertas sobre nuevos resultados de esta búsqueda?
Defina una alerta personal vía correo electrónico o subscríbase al canal RSS.