Empirical analysis of coherence for MPSoCs in avionics embedded critical systems
Sarraseca Julian, Marcel
Moure, Juan C, dir. (Universitat Autònoma de Barcelona. Departament d'Arquitectura de Computadors i Sistemes Operatius)
Universitat Autònoma de Barcelona. Escola d'Enginyeria

Additional title:	Anàlisi empírica de la coherència de MPSoCs de sistemes encastats crítics a l'aviónica
Additional title:	Análisis empírico de la coherencia de MPSoCs de sistemas encastados críticos en la aviónica
Date:	2022
Abstract:	L'adopció de MPSoC complexos en sistemes crítics integrats en aviònica obliga a una anàlisi detallada de la seva arquitectura i comportament per facilitar la certificació. Aquesta anàlisi es veu obstaculitzada per la documentació insuficient i el comportament poc evident d'algunes característiques clau del maquinari. Concretament, l'objectiu d'aquest treball és el protocol de coherència de la memòria cau de MPSoC T2080 NXP perquè aquesta és una de les millors maneres d'accelerar l'intercanvi de dades. L'anàlisi del protocol de coherència de la memòria cau consisteix a fer hipòtesis amb el comportament esperat. Aleshores, amb els resultats dels experiments empírics, podem acceptar, negar o modificar la hipòtesi inicial.
Abstract:	The adoption of complex MPSoCs in avionics embedded critical systems mandates a detailed analysis of their architecture and behavior to facilitate certification. This analysis is hindered by insufficient documentation and the unobvious behavior of some key hardware features. Specifically, the target of this work is the cache coherence protocol of MPSoC T2080 NXP because this is one of the best ways to accelerate the data exchanges. The analysis of the cache coherence protocol consists in making hypotheses with expected behavior. Then with the results of the empirical experiments, we can accept, deny, or modify the initial hypothesis.
Abstract:	La adopción de MPSoC complejos en sistemas críticos integrados de aviónica exige un análisis detallado de su arquitectura y comportamiento para facilitar la certificación. Este análisis se ve obstaculizado por la documentación insuficiente y el comportamiento poco obvio de algunas características clave del hardware. Específicamente, el objeto de estudio de este trabajo es el protocolo de coherencia de caché del MPSoC T2080 NXP porque esta es una de las mejores formas de acelerar el intercambio de datos. El análisis del protocolo de coherencia de caché consiste en realizar hipótesis con el comportamiento esperado. Luego, con los resultados de los experimentos empíricos, podemos aceptar, negar o modificar la hipótesis inicial.
Rights:	Aquest document està subjecte a una llicència d'ús Creative Commons. Es permet la reproducció total o parcial, la distribució, i la comunicació pública de l'obra, sempre que no sigui amb finalitats comercials, i sempre que es reconegui l'autoria de l'obra original. No es permet la creació d'obres derivades.
Language:	Català
Studies:	Grau en Enginyeria Informàtica [2502441]
Study plan:	Enginyeria Informàtica [958]
Document:	Treball final de grau ; Text
Subject area:	Menció Enginyeria de Computadors
Subject:	Sistema multiprocessador en xip ; MPSoC ; NXP ; T2080 ; Protocol de coherència de memòria cau ; PMC ; Assemblador ; Write-Through ; Store Gather Buffer ; Nivell de coherència l2 ; Aviònica ; Garantia de nivell dal ; Sistemes integrats crítics ; Sistema multiprocesador en chip ; Protocolo de coherencia de caché ; Ensamblador ; Nivel de coherencia l2 ; Aviónica ; Garantía de nivel dal ; Sistemas integrados críticos ; Multi-Processors System on Chip ; Cache Coherence Protocol ; PMCs ; Assembler ; L2 coherence level ; Avionics ; DAL level assurance ; Critical embedded systems

9 p, 665.0 KB

The record appears in these collections:
Research literature > Bachelor's degree final project > School of Engineering. TFG