Desenvolupament d'unitats docents basades en el processador RISCV Wally
Escario Becerra, Ángel
Casanova Mohr, Raimon tut. (Departament de Microelectrònica i Sistemes Electrònics)
Universitat Autònoma de Barcelona. Escola d'Enginyeria

Título variante:	Developing of teacher education units based on the RISCV Wally processor
Título variante:	Desarrollo de unidades docentes basadas en el procesador RISCV Wally
Fecha:	2026
Resumen:	Aquest projecte consisteix en utilitzar un processador RISC-V Wally, per fer un ús en la docència del grau d'informàtica. El sistema permetrà al docent il·lustrar diferents aspectes del funcionament intern del processador, com per exemple els diferents estats d'execució d'una instrucció o com es recuperen dades des de la memòria en el moment que succedeix un cache miss. Finalment, es voldrà a desenvolupar una unitat estàndard RISC-V Wally, que es podrà utilitzar en futurs cursos per facilitar explicacions dels conceptes de l'arquitectura de computadors i creació de futurs exemples pràctics.
Resumen:	This project consists of making useful a RISC-V Wally unit for teaching purposes for the computer science degree. This system will help the teacher for showing different aspects of how the processor work internally, like showing the different execution stages of an instruction or how it is recovered the data from the memory when happens a cache miss. Finally, it would be likely to develop a standard unit of the RISC-V wally, which will be used for future courses, where it will be useful for teaching the concepts of the computer architecture and the creation of practical examples.
Resumen:	Este proyecto consiste en utilizar un procesador RISC-V Wally, para hacer un uso en la docencia del grado de informática. El sistema permitirá al docente ilustrar diferentes aspectos del funcionamiento interno del procesador, como por ejemplo los diferentes estados de ejecución de una instrucción o como se recuperan los datos desde la memoria en el momento en el que sucede un cache miss. Finalmente, se querrá desarrollar una unidad estándar RISC-V Wally que se podrá utilizar en futuros cursos para facilitar las explicaciones de los conceptos de la arquitectura de los computadores i creación de futuros ejemplos prácticos.
Derechos:	Aquest document està subjecte a una llicència d'ús Creative Commons. Es permet la reproducció total o parcial, la distribució, la comunicació pública de l'obra i la creació d'obres derivades, sempre i quan aquestes es distribueixin sota la mateixa llicència que regula l'obra original i es reconegui l'autoria.
Lengua:	Català
Titulación:	Enginyeria Informàtica [2502441]
Plan de estudios:	Enginyeria Informàtica [958]
Documento:	Treball final de grau
Área temática:	Menció Enginyeria de Computadors
Materia:	RISC-V ; ModelSim ; Pipeline ; IEU ; IFU ; LSU ; M-mode ; IRF ; Caché ; Anàlisi ; Senyals ; Assembly ; C ; Hardware ; Cache ; Analysis ; Signals ; Análisis ; Señales

10 p, 1.0 MB

El registro aparece en las colecciones:
Documentos de investigación > Trabajos de Fin de Grado > Escuela de Ingeniería. TFG